您的位置: 集微网:积微成著 >> 资讯 >> 晶圆制造 >> 详细内容 在线投稿

张忠谋:台积电南京厂明年下半量产,两岸合作 互利共赢

更多猛料?欢迎关注老杳个人微信号:laoyaoshow
来源: 集微网   发布者:集微网
热度35票   时间:2017年9月13日 07:11
1.张忠谋:台积电南京厂明年下半量产;
2.三星公布EUV技术7、11纳米LPP工艺,明年开始投产;
3.张忠谋:两岸合作 互利共赢;
4.调查显示:芯片产业高层看好EUV前景;
5.新技术望带来计算机高速磁内存;
6.开放互连介面将改写处理器和存储器关系?

集微网推出集成电路微信公共号:“天天IC”,重大新闻即时发布,天天IC、天天集微网,积微成著!长按 laoyaoic 复制微信公共号搜索添加关注。


1.张忠谋:台积电南京厂明年下半量产;

      台积电(2330)南京厂今日上午正式举行进机典礼,由董事长张忠谋亲自主持,大陆中央及地方贵宾云集,显示对台积电南京投资案重视。

海思及联发科将是首批客户

张忠谋表示,大陆集成电路在中国制造,台积电可助一臂之力。 南京厂预计2018年下半年量产,陆媒预估中国海思及联发科(2454)将是首批客户。
工程师已陆续由台湾进驻

今年上半年台积电工程师已经陆续由台湾进驻南京厂协助建厂事宜,8月16奈米大型机台陆续透过华航包机,由台湾运往南京禄口机场,而南京市政府为了迎接重量级贵宾,加快浦口园区对外基础建设工程, 包括地铁及台商学校都将在今年底陆续完工,周边生活机能愈来愈完善。
主建筑宛如星际太空城

台积电在中央及南京市政府提供具体的财政优惠政策,及供应链建厂用地与配套措施,于去年底确定南京投资案,由于南京为六朝十代的古都,有着深厚的历史文化底蕴及丰富的自然景观,台积电在主体建筑设计外观上,宛如星际太空城, 在视觉上呈现延伸和穿越性,代表未来的无限可能,且将台湾及美国厂智能建筑及绿建筑理念带入,强调深耕环境永续经营。
初期月产能2万片

陆媒分析,台积电南京厂规划初期月产能2万片,仅以中国手机芯片内需市场为主联发科及海思,就足以吃下所有产能,南京厂初期会以该两家IC设计为主要大客户,随着手机、人工智能与智能汽车等对先进制程迫切需求,未来大陆的IC设计公司 ,仍得仰赖台积电16奈米以下制程,这部分仍会集中在台湾生产。
7奈米技术大幅甩开对手

另外,外电报导,三星喊出7奈米制程将采极紫光(EUV)技术,并预计在2018年下半年投产,不过未说明客户及产品。 而台积电则抢先一步宣布首款7奈米制程芯片2018年问世,全球四大半导体巨擘赛灵思、安谋、益华计算机及台积共同发表全球首款采用7奈米制程的CCIX测试芯片,预计于2018年第1季初投片,量产芯片预订于2018下半年开始出货, 在半导体制程竞赛中,台积7奈米技术领先大幅甩开竞争对手。 经济日报




2.三星公布EUV技术7、11纳米LPP工艺,明年开始投产;


集微网综合报道,日前三星电子正式宣布,其将11nm FinFET制程技术(11nm LPP,Low Power Plus)提上研发日程,预计将于明年推出首款采用该工艺的芯片。

11nm LPP工艺由之前的三星14nm LPP进化而来,相比后者,前者表现将提升15%,且在相同功耗的情况下芯片面积减少10%。

由于目前三星在旗舰手机领域主推自家10nm FinFET工艺,因而其期望11nm工艺将成为中高端智能手机的主力军。新工艺将在明年上半年进行量产。11nm LPP工艺主要应用于中高端手机产品,形成市场差异化,如果没有意外的话,明年上半年就能见到相应的产品投放了,不过由于三星处理器本身的原因,有可能首先用在自家的手机上面,如果高通等公司使用该工艺,则会应用在更多Android手机上。

与此同时,三星还确认了包含EUV (extreme ultra violet,远紫外区) 光刻技术的7nm LPP制程已经提上日程,目标是将在明年的下半年开始初步试产。

业界普遍认为7nm工艺是一个重要节点,是半导体制造工艺引入EUV技术的关键转折,这是摩尔定律可以延续到5nm以下的关键;引入EUV工艺可以大幅提升性能,缩减曝光步骤、光罩数量等制造过程,节省时间和成本。

不过显然引入EUV技术并不容易,其需要投入大量资金购买昂贵的EUV设备,同时需要进行大量的工艺验证以确保在生产过程中获得较佳的良率,才能以经济的成本适用于生产芯片。

三星恰恰拥有这个优势,它由于拥有多个产业,可以为它的先进半导体制造工艺提供资金支持,而它多年来也愿意为此付出巨额的资金;三星也是全球最大的存储芯片生产企业,可以通过在存储芯片上锤炼先进工艺,例如在过去这三年其就采用EUV技术处理了20万片晶圆生产SRAM。

根据三星的进度,我们可以初步判断,预计今年年底推出的骁龙845用上7nm制程的可能性不大,有较大可能可能依然采用10nm制程工艺。预计明年Exynos 9810、麒麟980、Helio X40等芯片同样将延续此工艺。但最早我们能在2019年年初看到搭载7nm芯片的智能手机。

三星成为了最早公布7nm工艺的厂商,但7nm LPP工艺预计要等到明年下半年才能量产,采用了EUV极紫外光刻技术。两款工艺的进一步参数和细节预计在9月15日于东京的半导体会议上公布。

而三星最大的竞争对手台积电方面,在今年3月份则被爆出在和联发科合作试产7nm制程12核心芯片,但根据台积电10nm今年难产的现状来看,实际能够投放市场的时间目前还说不准。

台积电作为全球最大的半导体代工企业也有它的优势,由于它一直居于领先地位,获取了丰厚的利润,这为它持续研发先进工艺提供了资金支持,近两年在三星的逼迫下它正在不断提升研发投入。

不过由于它采取了更谨慎的态度,在研发先进工艺上稍微保守,在研发16nm工艺的时候它就先在2014年量产了14nm工艺然后再在2015年引入FinFET工艺,而三星则直接在2015年量产14nm FinFET首次取得在先进工艺上对台积电的领先优势。

在7nm工艺上的竞争,可能会引发全球两大芯片企业高通和苹果订单的变动,业界传出消息指高通很可能将其明年的高端芯片骁龙845交给台积电,而三星则可能夺得苹果A12处理器的订单。



3.张忠谋:两岸合作 互利共赢;


                                                                      台积电董事长张忠谋昨(12)日主持南京12吋晶圆厂进机典礼,他表示,南京厂将是大陆首座能够在地量产16奈米制程的重要基地,不仅大幅提升大陆在地的晶圆代工水平,透过两岸紧密合作,带来更多互利、共赢的商机。 南京新厂预计明年下半年进入量产。
虽然台积电强调进机只是量产的一项过程,但倾国家之力发展半导体政策的大陆,尤其是江苏省和南京市,则以国家指针厂为重要里程碑,高规格举办这项进机典机。 昨天的进机典礼,江苏省省长吴政隆与江苏省委书记李强都亲自出席,并发表致词。

张忠谋与夫人张淑芬和相关供应链包括美商应材、科林研发及艾司摩尔等亚洲区负责人都于11日晚间抵达南京,由台积电负责12吋厂的副总经理王建光亲自接机,这也是张忠谋继去年7月赴南京主持动工典礼后,一年后再度亲自到南京, 见证台积电先进制程抢滩大陆的重要一刻。

张忠谋在致词时表示,特别感谢当地政府与相关人士在建厂过程中密切协助,与台积电共同克服许多困难,建厂期间大陆国台办主任张志军等人也特地到工地参观考察,显见对台积电的重视。

张忠谋强调,台积电是世界半导体技术、产能和服务的领先者,维持业界领导地位多年。 台积电去年营收创下294亿美元的新高,虽然今年科技世界版图发生变化,但台积电仍持续维持领先地位,市值屡创新高,自去年7月7日动土以来,市值从1,360亿美元攀升至今已超过1,800亿美元,成长大于30%。

张忠谋脱稿说,「他查了一下,江苏省产值约1兆美元」,他对着李强笑说,「江苏省的实力,可买五个台积电。 」

张忠谋指出,去年他在南京厂的动土典礼上,曾说南京厂会是大陆第一座能够在地量产16奈米制程的重要基地,时隔一年多,这个预期仍然成立,南京厂将会大幅提升大陆在地晶圆代工水平,台积电完整的设计生态链, 也会帮助大陆集成电路设计业的成长。

圖/經濟日報提供


4.调查显示:芯片产业高层看好EUV前景;

芯片厂商们预期在7纳米制程节点仍将采用现有的浸润式微影步进机,之后于某些制程步骤改用EUV,以降低对多重图形的需求。

根据一项最新公布的调查结果,芯片产业高层对于极紫外光(extreme ultraviolet lithography,EUV)微影以及多电子束光罩写入技术(multibeam mask writers)越来越乐观,认为在生产尖端半导体元件变得越来越复杂与昂贵的此时,新一代系统将有助于推动制程演进。

上述调查是由产业组织eBeam Initiative在今年夏天执行,对象为75位半导体产业菁英;有75%的受访者表示,他们预期EUV将会在2021年以前被量产制程应用。也有1%的受访者认为EUV不会问世,但该数字已经比2016年的6%低了许多;2014年进行的调查更有35%受访者不看好EUV技术。

产业界资深人士、eBeam Initiative发言人Aki Fujimura表示,他认为EUV毫无疑问将会在接下来几年开始应用于7纳米以下制程。包括英特尔(Intel)、三星(Samsung)以及台积电(TSMC)已经对EUV技术开发商ASML投资了数十亿美元;ASML并为了EUV开发收购了光源技术供应商Cymer,以推动目前复杂且昂贵的技术更向前迈进。

Fujimura是一家利用GPU加速光罩缺陷修复的半导体设备业者D2S的执行长,他指出:“在过去几年,7纳米与5纳米的问题越来越糟糕,大家终于承认我们必须要让EUV成真,否则整个产业都会遇到麻烦。”


一项针对75位芯片产业具影响力高层的调查显示,厂商对EUV技术实现量产的态度越来越乐观
(来源:eBeam Initiative)

转变的过程不会太容易;芯片厂商们预期在7纳米制程节点仍将采用现有的浸润式微影步进机,之后在某些制程步骤改用EUV,以降低对多重图形的需求。Fujimura表示:“EUV是如此新颖的技术,需要在机器设备以及生态系统的庞大投资才能支持,并非一蹴可几;你必须一步步慢慢来,而不是马上就要求EUV做到最好。”

根据另一项针对前十大光罩制作厂商的调查显示,过去12个月来,光罩制造商已经制作了1,041个EUV光罩,该数字在上一个年度是382;此外EUV的光罩良率目前为64.3%,而同期间曝光的46万2,792个光罩平均良率则为94.8%。对此Fujimura表示,如果把该数字看做新创公司的获利率,可能有人会说64.3%是令人惊艳的高水准。


对EUV仍抱持怀疑态度的产业界人士已经几乎不存在
(来源:eBeam Initiative)

芯片产业界高层们也对多电子束光罩写入技术前景乐观,预期该技术能在2019年底以前获得量产制程采用,只比2016年调查时所预测的晚一年;今年的调查也显示,现有的可变形电子束(variable shaped beam,VSB)光罩写入技术,会比预期使用更长时间。

这种转变是由于先进制程节点的光罩组成本急遽上升,然而调查也显示,光罩业者指出光罩写入次数大致看来维持稳定。Fujimura表示,光罩写入次数在掌控中,部份是因为最新的VSB系统达到了1,200 Amps/cm2的性能。

不过资料集以及缺陷增加,在先进制程节点会延长光罩周转时间(mask turnaround times);Fujimura指出:“每一个关键层的光罩成本逐渐上升,光罩的数量也变得非常高。”确实,如受访者所言,7~10纳米节点的光罩层数平均为76,有一家厂商甚至表示达到112层;20纳米平面制程的平均光罩层数为50,而130纳米节点平均光罩数则为25层。


越精细先进制程节点所需光罩数越多
(来源:eBeam Initiative)

“超过100层的光罩真是非常荒谬;”Fujimura表示:“我们会看到EUV量产之后将发生什么事;”EUV需要的光罩层数会低于浸润式微影,但EUV光罩会更复杂,成本也更高昂。在此同时,调查显示7~10纳米制程的光罩周转时间会延长到12天,这有部份原因是资料准备(data preparation)所需时间平均达到约21小时。

此外当芯片制程来到7纳米,光罩制程校准(mask process correction,MPC)现在已经成为惯例需求;根据调查显示,此步骤平均需要额外的21小时:“MPC需求激增,添加这个额外步骤也会带来额外的运作时间。”

编译:Judith Cheng

(参考原文: Chip Execs More Bullish on EUV,by Rick Merritt)eettaiwan


5.新技术望带来计算机高速磁内存;

磁存储是已被使用数十年的存储技术,但它的一个问题是速度较低。瑞士研究人员报告说,找到了极大提高磁存储速度的方法,有望让计算机在不久的将来用上高速的磁内存,从而大大减少计算机启动时间。

据新华社9月11日消息,自从国际商用机器公司(IBM)于1956年推出第一个磁盘存储器以来,磁存储器因其长寿命和低成本的优势,一直被用来存储信息,比如作为计算机的硬盘。传统磁存储器通过带电线圈产生的磁场变化来改变存储介质的磁性,从而实现存储信息,但其速度跟不上越来越快的计算机处理器,难以用作对速度要求高的内存。

瑞士苏黎世联邦理工大学材料系教授彼得罗·甘巴尔代拉领导的团队在新一期英国《自然·纳米技术》杂志上发表报告说,利用被称为“自旋轨道转矩”的物理现象,可以不用通电线圈,仅用通电的特殊半导体薄膜材料就能改变存储介质的磁性,从而实现磁存储。

该团队用新方法改变了一个直径约500纳米的钴金属点的磁性,发现在给其附近的导线通电后,在不到1纳秒的时间内,钴金属点的磁性就发生了改变。并且钴金属点可如此反复经历上万亿次的磁性变化,说明它可成为高速且耐用的存储介质。与传统线圈方式的磁存储器相比,新方法不仅速度快,还不会因为线圈的电阻而消耗能量,能效更高。

研究人员说,这一新技术有望让计算机的内存用上磁存储器。目前许多计算机的内存采用电存储器,关机断电后内存中的信息就会被清空,因此重新开机时需要较长时间。而磁存储可以在断电后仍然保留数据,因此如果计算机用上磁内存,有望大大减少开机启动的时间。 新华社


6.开放互连介面将改写处理器和存储器关系?

Gen-Z联盟展示新一代存储器的开放互连原型,瞄准以存储器为中心的运算架构划,计划将自2019年起导入商用,首先将从现正开发中的高性能DRAM模组开始;预计将颠覆现有的存储器和处理器设计......

Gen-Z联盟(Gen-Z Consortium)在日前举行的2017年快闪存储器高峰会(Flash Memory Summit)展示其无需特定存储器的互连原型,并计划自2019年起用于新一代的持久型存储器;预计它可能率先用于现正开发中的高性能DRAM模组。

来自Hewlett-Packard Enterprise (HPE)、Western Digital (WD)、Lam Research以及其他公司的主管指出,新的存储器类型将颠覆现有的存储器和处理器设计,而Gen-Z联盟将会是这一过程中的重要推手。

长久以来,新型的相变、电阻和磁阻式存储器一直着眼于成为快闪存储器与DRAM的替代或补充技术。截至目前为止,这些新型的存储器也已经琢磨出一些较小的利基市场了。

Lam Research技术长Rick Gottscho表示,“有些新的存储器看起来就像DRAM一样快,并持续改善而使其变得更快。”他预期当今的平面DRAM设计最终将达到微缩限制。

Gottscho等人更强调,新型存储器的神圣使命在于成为新一代处理器的核心。他以未来的机器学习晶片概念为例表示,“神经网路的权重无法像数位定量一样储存,而是作为类比电阻值储存⋯⋯突触到突触,如此就不至于存在晶片外,而能实现极其快速的资料传输⋯⋯让存储器晶片成为电脑!”

WD描述了一个类似的概念,显示持久型存储器周围将围绕着采用开放指令集的大量低闸数处理器。该公司宣布将在2020年以前推出可变电阻式存储器(ReRAM),并支援Gen-Z互连以及RISC-VISA。

图1:WD描述以存储器为中心的运算架构 (来源:Western Digital)

WD技术长Martin Fink在发表专题演说时表示:“处理器专有介面的概念并没什么意义。”他强调,所有的新型存储器都将发挥作用。

HPE 3Par储存部门首席软体架构师Siamak Nazari认为:“转型至新型存储器将追随硬碟转型至快闪存储器的相同路径,首先发生在快取层。例如我们的首款新型存储器产品看来似乎相当传统,但它添加了新的快取层,最终还必须融合储存与运算,才能取得最大优势。”

新型DIMM缩减接脚数 提升速度与容量

率先导入Gen-Z互连技术的首款存储器在去年10月发表,它可能会是搭载新型DIMM的DRAM。

包括HPE以及至少另外两家公司都使用Gen-Z来定义模组——封装更高容量、以更高资料速率执行,而且使用较当今DIMM更少80%的接脚。新的模组将有助于弥合与2.5D堆叠晶片(支援更高资料率,但成本更高且容量较低)之间的差距。

多处理器可直接存取新的模组。这种途径不仅减少资料复制的延迟,并简化处理器故障的恢复程序。

Gen-Z将实现支援非对称读写操作的DIMM,以及当今DIMM所使用的对称型式。随着DRAM微缩电容器至其实体极限,有些人关注于其可能开始表现出新特性,而使非对称连接具有价值。

Gen-Z的任务是在嵌入式PCI Express或乙太网路模组中,使用串列解串器(SerDes)连接处理器和存储器。根据所使用的PCIe或乙太网路世代,分别提供了一系列的资料速率选择。

许多工程师都在呼吁使用112G介面,为存储器模组打造每秒400GBytes的传输速率,但这预计要到2020年以后才能实现。当今的28G NRZ和56G PAM-4介面更可能成为首款商业产品,时间点大约是在2019年左右。

Gen-Z瞄准应用于广泛的处理器和存储器 (来源:Gen-Z)

基于乙太网路的途径使用802.3电子层的最佳化版本,为不同的资料速率和距离提供各种实体介面支援,包括为封装于机架内独立外壳的模组提供40dB超长距离的支援。此外,该途径还可支援突发模式传输,进一步实现节能。

其他工程师还看好在使用PCIe Gen3的处理器中导入8GT/s SerDes的可能性。此外,该发展方向也有助于未来的晶片发展至支援16GT/s和32GT/s传输速率的PCIe Gen4和Gen5版本。

IBM则为其即将推出的Power9处理器打造基于OpenCAPI介面的设计。Gen-Z支援网状网路、交换机与透明路由器拓扑,以及OpenCAPI所欠缺的存储器、储存语义与硬体强制安全功能。然而,Gen-Z规格至少要到今年年底后才会完善,因此,IBM在这方面存在领先一年上市的优势。

英特尔(Intel)希望能够同时在OpenCAPI和Gen-Z上取得成功。其Apache Pass存储器模组将采用目前出货中SSD所用的3DXP晶片,并预计在明年开始出货。

英特尔的3DXP晶片支援DRAM与快闪存储器间的延迟,并可提高容量。Apache Pass模组预计将使用DD4或DDR5介面,并可能包括一些英特尔的专有协议。

JEDEC和SNIA的JESD248 DDR4 NVDIMM-N标准荣获最佳展品奖。该标准定义了NAND快闪存储器模组——预计接下来将获得许多公司采用,以扩展内部存储器资料库或提供新的快取层。

预计2019年导入商用

Gen-Z将免费与联盟成员分享支援基本读/写操作的RTL,可用于控制器、交换机和桥接器。展会中也将展示采用程式码的FPGA。

目前已有一款商用Gen-Z桥接器(最初针对处理器专有的一致性连接介面)正开发中,以及至少两款设计分别用于Gen-Z媒体控制器和交换机。

设计人员必须尽快决定是否将Gen-Z嵌入于至少一款处理器中,这些处理器预计要到2020年之后出货,但它们必须在硬体中支援Gen-Z,才能达到最高资料速率和最低延迟。

图3:Gen-Z将改写处理器和存储器关系

HPE已经打造出以存储器为中心的电脑原型了,采用的即是Gen-Z的早期版本。此外,该联盟也为多家公司认可的连接器加以定义。HPE研究人员兼Gen-Z创办人之一的Michael Krause表示:“它虽然不是一个巨大的生态系统,但正在成长中。”

从2011年开始的这项工作最初集中于智慧型手机,如今则看到服务器以及其他的资料中心设备成为更有利润的目标。HPE的另一个动机是为其新型存储器——忆阻器在寻找新市场之前预先铺路。

Krause表示,Gen-Z旨在成为通用的协议,广泛支援读/写、载入/储存以及缓冲区放置和获取。“当算术逻辑单元(ALU)与存储器通讯时,我试图让运算回到一开始。这种简单的模式为软体大幅削减开销,而且近来有很多人都在问如何破解存储器和储存软体堆叠。”

该联盟最近发布了新版规格,并从晶片和系统设计人员及其客户处获得了反馈。Krause说:“我还曾经与一家银行交谈,发现他们对于Gen-Z内建安全更感兴趣。”

编译:Susan Hong

(参考原文:Gen-Z Points to New Memories,by Rick Merritt)
eettaiwan




    扫描下方二维码关注老杳或集微网官方微信:




  • 【手机中国联盟官博系列赠机活动进行中,欢迎参与】

  • 老杳吧本周热点帖子

    老杳吧今日热点帖子


    顶:5 踩:3
    对本文中的事件或人物打分:
    当前平均分: (8次打分)
    对本篇资讯内容的质量打分:
    当前平均分: (8次打分)
    【已经有人表态】
    上一篇 下一篇