双倍数据速率(DDR)是一种内存芯片技术，主要由数据中心服务器推动其发展。 此类数据中心为所有数据枢纽，由于必须满足更低功率、更高密度、更多内存储存空间及更高传输速度等要求，因此对最新内存技术存在高度需求。 由于服务器带动了下一代DDR的需求，使得现有与过去产品变得更经济、价格更合理，消费者也因而从中受益。 当价格降低，这些产品也就更能够打入PC与笔电市场。 DDR3标准是在2007年发布，DDR4则是在2012年发布。 现在DDR5即将问世。 有些创新设计人员已经着手建立DDR5技术，标准化机构--联合电子设备工程委员会(JEDEC)也预计会在明年发布标准。

DDR3提供800~2133MT/s(每秒传输Mega)。 DDR4提供1600~3200MT/s，传输速度是DDR3的两倍。 只需使用1.2V电压，不仅效率比DDR3的1.5V更高，更可延长电池寿命并降低负载。 循环冗余检查(CRC)和DDR4技术的芯片内建同位侦测可增加额外指令与地址传输验证，也能改善数据完整性。 此外，DDR4内存容量也提升为四倍。 DDR3最大内存容量是128GB，DDR4最多则可储存512GB。

简而言之，DDR4相较于DDR3的优势包括：传输速度更快、效率更高、数据完整性更佳以及、更多内存空间。

至于DDR5标准，则可提供超过6GT/s传输速度及Tb等级内存容量时；整体传输速度和内存容量会再提高一倍；也就是传输速度更快、效率更高，以及内存空间更多。

讯号完整性为首要设计挑战

DDR设计中最常见的讯号完整性挑战就是内存控制器的时序问题。 用户可能会直接以购买方式取得设计所需内存控制器，而非采用订制方式，若是如此，便需要在主板和内存控制器间调整时序。

这样的方式便足以执行设定和保持时间测试，以进行数据传输验证。 过去由于速度较慢，边限也较宽，因此只要在通过设定与保持时间测试的情况下，在规格内便有足够空间进行DDR2或DDR3设计。 但速度提升也使边限变得更加严格。 若于进行DDR4或DDR5设计采用简易的设定与保持时间测试，所提供之边限已不足以通过规格验证，而验证DDR4需要眼图(图1)。

图1 相符性应用测试内容中之DDR4屏蔽测试，眼图中央的矩形即为屏蔽区域。

DDR4标准需在规格内符合随机抖动和误码率的特定边限与容差，因此可根据此标准为示波器建立屏蔽，屏蔽会定义示波器显示器上的某个区域，此区域内的波形必须维持在满足标准需求的状态；如果眼图闭合过多且进入屏蔽， 可能代表存在误码而无法通过规格标准。

我们预测DDR5眼图会因DDR5速度提升而闭合。 若确实如此，就必须利用等化技术让眼图张开至适当程度，以验证设计。 此外，DRAM锡球中会定义DDR5规格，但无法进入芯片探量。 因此，必须改对信道进行探量，但无法透过此方式得知芯片中的眼图为张开或闭合，需要决策回馈均衡器来消除信道的脉冲响应效应。

善用逻辑分析仪避免数据毁损

验证DDR4、LPDDR4、DDR5或LPDDR5设计时，常会遇到数据毁损的问题。 造成数据毁损的原因有许多种，包含讯号完整性或功能性问题。 示波器可对讯号完整性(包括眼图大小、上升与下降时间及功率完整性)进行验证与除错，而逻辑分析仪则用来对内存系统功能或协议相符性进行除错与验证。 若发生内存装置无法以正确顺序或在指定时序内接收正确指令等功能性问题，可能会造成数据毁损和系统瘫痪。 测试是判断实体或功能性错误和原因的重要方式，让设计人员可为设计进行除错并防止故障。

相符性测试软件降低除错难度

另外，设计人员还可利用相符性测试软件，让测试和除错作业变得更轻松。 相符性测试软件可于示波器上执行，帮助验证设计的讯号完整性及物理层。 此软件可自动执行相符性测试、验证设计，并可产生通过/不通过报告，只需要将讯号连接到示波器，然后执行应用软件即可。

若于进行设计功能或协议相符性测试时选择合适的逻辑分析仪，便能以高达4200MT/s的数据速率及最高每个讯号400M样本的追踪深度，同步撷取所有DDR讯号(在DIMM/SODIMM设计超过100个讯号)。 强大的分析软件可进行内存协议传输译码，并针对流经系统的讯务提供多种视图与图表，视图和图表可帮助验证工程师快速浏览讯务流量，找出有问题的区域，协议相符性验证软件可于内存系统中精确找出问题。

总而言之，DDR内存芯片技术在过去十年历经了两个世代的演进，而新一代目前正在进行定义。 每一代技术在速度、效率及内存容量方面都有所改进。

(本文由是德科技提供)