• 收藏

  • 点赞

  • 评论

  • 微信扫一扫分享

台积电先进制程大解密:鳍式场效晶体管(FinFET)

来源:曲博科技教室

#曲博科技教室#

#FinFET#

2022-08-14

【编者按】本文作者曲建仲,内容来自曲博科技教室,集微网经原作者授权转载。

浅谈台积电和英特尔、三星的竞争力?为什么台积电能,英特尔、三星却不能?这一篇就让我们从台积电领先全球的「先进制程」技术谈起,一窥台积电领先英特尔、三星的秘密。

什么是微米(μm)与纳米(nm)?

我们最常使用的长度单位是「米(m)」,因此:

➤毫(mini):代表千分之一,「毫米(mm)」代表千分之一米。

➤微(micro):代表百万分之一,「微米(μm)」代表百万分之一米。

➤纳(nano):代表十亿分之一,「纳米(nm)」代表十亿分之一米。

因为微小的尺寸看不到可能大家没有感觉,我们来举一些实例,如图一所示,人类头发的粗细大约100微米(μm),细菌的尺寸大约1微米(μm),病毒的尺寸大约100纳米(nm),台积电的制程目前可做到10纳米(nm)以下,大约只有病毒1/10,厉害吧!未来甚至会开发小于1纳米的制程,称为「次纳米制程」或「埃米制程」,差不多是一颗原子的大小。

图一 微小尺寸的定义与实例。

资料来源:曲博科技教室。

什么是集成电路(IC:Integrated Circuit)?

将电的主动元件(二极管、晶体管)与被动元件(电阻、电容、电感)缩小以后,制作在硅晶圆或砷化镓晶圆上,称为「集成电路(IC:Integrated Circuit)」,其中「集成(Integrated)」与「电路(Circuit)」是指将许多电子元件堆积起来的意思。

将电子产品打开以后可以看到印刷电路板(PCB:Printed Circuit Board)如图一所示,上面有许多长得很像「蜈蚣」的集成电路(IC),集成电路的尺寸有大有小,我们以处理器为例边长大约20毫米(mm),上面一小块正方形称为「芯片(Chip)」或「芯粒(Die)」,芯片边长大约10毫米(mm),芯片上面密密麻麻的元件称为「晶体管(Transistor)」,晶体管边长大约100纳米(nm),而晶体管上面尺寸最小的结构称为「栅极长度(Gate length)」大约10纳米(nm),这个就是我们常听到的台积电「10纳米制程」。

图二 由晶体管(Transistor)组成芯片(Chip)再封装成集成电路(IC)。

资料来源:曲博科技教室。

什么是场效晶体管(FET:Field Effect Transistor)?

晶体管的种类很多,先从大家耳熟能详的「MOS」来说明。 MOS的全名是「金属—氧化物—半导体场效晶体管(MOSFET:Metal Oxide Semiconductor Field Effect Transistor)」, 构造如图二所示,左边灰色的区域叫做「源极(Source)」,右边灰色的区域叫做「漏极(Drain)」,中间有块金属(红色)突出来叫做「栅极(Gate)」,栅极下方有一层厚度很薄的氧化物(黄色),因为中间由上而下依序为金属(Metal)、氧化物(Oxide)、半导体(Semiconductor),因此称为「MOS」。

图三 金属—氧化物—半导体场效晶体管(MOSFET)的结构与工作原理。

资料来源:曲博科技教室。

MOSFET的工作原理很简单,电子由左边的源极流入,经过栅极下方的电子通道,由右边的漏极流出,中间的栅极则可以决定是否让电子由下方通过,有点像是水龙头的开关一样,因此称为「闸」;电子是由源极流入,也就是电子的来源,因此称为「源」;电子是由漏极流出。

➤当栅极不加电压,电子无法导通,代表这个元件处于「关(OFF)」的状态,我们可以想像成这个位元是0,如图二(a)所示;

➤当栅极加正电压,电子可以导通,代表这个元件处于「开(ON)」的状态,我们可以想像成这个位元是1,如图二(b)所示。

MOSFET是目前半导体产业最常使用的一种场效晶体管(FET),工程师将它制作在硅晶圆上,是数字信号的最小单位,我们可以想像一个MOSFET代表一个0或一个1,就是电脑里的一个「比特(bit)」。电脑是以0与1两种数字信号来运算,我们可以想像在硅芯片上有数十亿个MOSFET,就代表数十亿个0与1,再用金属导线将这数十亿个MOSFET的源极、漏极、栅极连结起来,电子信号在这数十亿个0与1之间流通就可以交互运算,最后得到使用者想要的加、减、乘、除运算结果,这就是电子计算机或电脑的基本工作原理。晶圆厂像台积电、联电,就是在硅晶圆上制作数十亿个MOSFET的工厂。

栅极长度: 半导体制程进步的关键

在图二的MOSFET 中,「栅极长度(Gate length)」大约10纳米,是所有构造中最细小也最难制作的,因此我们常常以栅极长度来代表半导体制程的进步程度,这就是所谓的「制程节点(Node)」。栅极长度会随制程技术的进步而变小,从早期的0.18、0.13微米,进步到90、65、45、22、14纳米,到目前最新的制程10、7、5纳米,甚至未来的3纳米。当栅极长度愈小,则整个MOSFET就愈小,而同样含有数十亿个MOSFET的芯片就愈小,封装以后的集成电路(IC)就愈小,最后做出来的手机就愈小啰!

鳍式场效晶体管(FinFET):将半导体制程带入新境界

MOSFET的结构发明以来到现在已使用超过四十年,当栅极长度缩小到20纳米以下的时候遇到了许多问题,其中最麻烦的就是当栅极长度愈小,源极和漏极的距离就愈近,栅极下方的氧化物也愈薄,电子有可能偷偷溜过去产生「漏电(Leakage)」;另外一个更麻烦的问题,原本电子是否能由源极流到漏极是由栅极电压来控制的,但是栅极长度愈小,则栅极与通道之间的接触面积愈小,如图三(a)绿色箭头所示,也就是栅极对通道的影响力愈小,要如何才能保持栅极对通道的影响力(接触面积)呢?

因此美国加州大学伯克莱分校胡正明、Tsu-Jae King-Liu、Jeffrey Bokor等三位教授发明了「鳍式场效晶体管(FinFET:Fin Field Effect Transistor)」,把原本2D构造的MOSFET改为3D的FinFET,如图三(b)绿色箭头所示,因为构造很像鱼鳍 ,因此称为「鳍式(Fin)」。

由图中可以看出原本的源极和漏极拉高变成立体板状结构,让源极和漏极之间的通道变成板状,则栅极与通道之间的接触面积变大了,这样一来即使栅极长度缩小到20纳米以下,仍然保留很大的接触面积,可以控制电子是否能由源极流到漏极,因此可以更妥善的控制电流,同时降低漏电和动态功率耗损,所谓动态功率耗损就是这个FinFET由状态0变1或由1变0时所消耗的电能,降低漏电和动态功率耗损就是可以更省电的意思啰!

图四 晶体管的演进过程。

资料来源:wccftech.com/samsung-makes-the-first-3nm-gaafet-semiconductor。

胡正明教授曾任台积电技术执行长,现在大家知道台积电为什么在FinFET制程会领先英特尔和三星了吧!但是要记得,把FinFET的技术带进台积电是一回事,要把良率做高是另外一回事,台积电领先英特尔和三星最明显的还是良率,这个和晶圆材料的品质、特用化学品的纯度、制程参数的控制等息息相关,是整个团队共同努力的成果。

这里要特别注意,一般我们说的65、45纳米在MOSFET上是指「栅极长度」,但是到了14、10、7、5纳米在FinFET上指的其实是概念上的「平均长度」,只能当做是商品名称,而不是真的栅极长度,这主要是因为FinFET晶体管的结构比较复杂,因此各家厂商都定义了各自不同的「平均长度」计算方式,所以当我们听到英特尔、台积电、三星的「10纳米」制程,许多人都把它们当成同一个东西拿来比较,其实这样比较是不正确的。

环绕栅极场效晶体管(GAAFET):未来先进制程的发展方向

大家猜猜,当栅极长度缩小到3纳米以下的时候,还有什么办法可以增加栅极与通道之间的接触面积?就是栅极把电子通道完全包围起来,如图三(c)所示,称为「环绕栅极场效晶体管(GAAFET:Gate All Around Field Effect Transistor)」。 GAA的原理其实很简单,就是增加栅极与电子通道的接触面积,可以增加栅极控制效果,这么简单的道理,当然不会只有三星的人想到,事实上台积电、英特尔早就在发展各自的GAA,只是结构稍有不同而已。

实际上GAA遇到许多制程方面的困难,目前大家都遇到良率的问题无法量产,而且「水平式」的GAA和FinFET性能其实差异不大,必须制作「垂直式」的GAA效果才明显,而垂直式制程极为困难,三星展出的GAA其实只是水平式的而己,还有报导说什么三星想用GAA在3纳米弯道超车台积电,只能说不是媒体的想像力太丰富,就是三星的行销比较厉害!台积电已经决定3纳米先用FinFET,是比较稳妥的做法。

英特尔、台积电、三星制程大PK

要增加栅极与通道接触面积也可以使用「多鳍式场效晶体管(Multi FinFET)」的结构,如图四(b)所示,这个结构其实已经用很久了!理论上当制程节点愈小,则FinFET就愈小,而同样含有十亿个FinFET的芯片就愈小,事实上并非如此。

如表一所示,同样是10纳米制程,由于鳍片间距、栅极间距、最小金属间距不同,造成英特尔制作的晶体管尺寸比台积电与三星还要小,例如:图四(c)的鳍片间距是34纳米(nm),因此晶体管密度是英特尔:台积电:三星大约100:60:52。意思是:英特尔的10纳米制程,实际上的晶体管尺寸和台积电或三星的7纳米差不多,这就是为什么英特尔常说大家使用制程节点来比较三家厂商的技术对他们来说不公平。

图五 多鳍式场效晶体管(Multi FinFET)示意图。

资料来源:semiwiki.com/eda/synopsys/3792-finfets-for-your-next-soc。

表一 英特尔、台积电、三星制程比较,图中的数字仅供参考并不精确。

资料来源:www.edntaiwan.com/20170922nt02-intel-foundry-business/

台积电、三星、英特尔先进制程进度如表二所示,2020年台积电量产5纳米制程,三星虽然也号称量产5纳米,实际上只是7纳米的改良版,而且高通骁龙888使用三星5纳米制程发生过热问题,耗电量甚至超过台积电的7纳米制程,虽然ARM Cortex-X核心比较耗电,但是三星的制程显然与台积电相比仍然有不小的差距,手机产品对功耗要求严格,因此手机芯片客户将会大量转单台积电,造成台积电未来两年订单大爆满,今年增加扩厂对人才需求很大,我鼓励年轻朋友不要害怕吃苦,应该勇敢接受挑战,利用这个机会参与这场全球半导体先进制程大战。

表二 台积电、三星、英特尔先进制程进度表。

资料来源:曲博科技教室整理。

虽然英特尔(Intel)的7纳米制程相当于台积电的5纳米制程,原本计画2021年量产只落后台积电5纳米制程一年,但是2021年新任执行长上台后已经宣布延后到2023年量产,一下子落后台积电三年,而10纳米产能不足造成缺货,桌上型电脑市场被超微(AMD)领先,笔记型电脑市场也岌岌可危。目前对英特尔最有利的方式是「立刻」将中低阶产品外包给台积电,以相同的制程打败超微夺回市场,同时替自己争取两年时间协调晶圆厂与设计部门把先进制程的问题解决。

为什么要强调「立刻」,因为就算英特尔要外包,台积电目前也没有产能,而且集成电路设计图与晶圆代工制程相关,英特尔将产品外包给台积电必须修改设计图,至少也需要大约一年的时间,因此就算现在立刻决定最快也要到2022年才能量产,每拖一天对英特尔都是损失,新任执行长是工程背景,对于协调晶圆厂与设计部门把先进制程的问题解决应能胜任,只是需要时间,这时候以商业考量外包台积电是最好的选择。

责编: 刘洋

爱集微

作者

微信:

邮箱:jiwei@lunion.com.cn

作者简介

读了这篇文章的人还读了...

关闭
加载

PDF 加载中...