产业已至爆发临界点，Chiplet热潮为何恰在此时涌现？

集微网消息，研究机构Yole Intelligence分析师John Lorenz日前撰文，分享了其对芯粒（Chiplet）技术演进过程的洞察。

Lorenz认为，多芯片产品的想法已经存在多年，如1980年推出的大型机CPU—IBM 3081。它由多个芯片组成，分别封装并集成到更大的基板上，然而，我们遇到的绝大多数处理器都是单片式的，处理器的所有功能都集中在一块硅片上（monolithic方式）。

Lorenz指出，如果不提及这个已有数十年历史的过程，就很难清晰理解最近产业界对Chiplet的兴奋，他提到，在戈登·摩尔那篇划时代论文中，已经包含我们现在所知的小芯片的技术理念：“它可能被证明更经济地构建由较小的功能组成的大型系统，这些功能是单独封装和互连的” 。

Chiplet不早不晚，恰在当下这个时点引起如此多关注的原因是什么？

Lorenz分析，许多影响因素已经达到了恰当的条件，准备好采用一种不同于传统monolithic的方法，这些因素主要可归结为：

芯片尺寸，虽然逻辑电路可以很好地微缩，但并不是所有的半导体器件都享有这种优势，例如包含模拟电路的I/O，其工艺节点微缩速度大约是逻辑电路的一半，对于台积电最近向3nm的过渡，SRAM单元大小比例几乎没有变化。由于完整的SOC不仅需要逻辑门，还需要许多不同类型的设备电路，以及保持市场竞争力的最低水平创新，设计人员开始选择设计更大的单片芯片。较大面积的危害在于对良率的影响，包含足够多的关键缺陷从而导致其功能失调的可能性更高。

前端晶圆制造成本，光刻微缩并不便宜，因为改变晶体管的形状和尺寸只会伴随着更高价格的设备和更长的处理时间。因此，7nm晶圆的成本高于14nm晶圆，5nm晶圆的成本高于7nm，依此类推……当在成本模型中检查这一趋势时，晶圆价格上涨，Chiplet方法的经济性变得比单片更具吸引力。

新节点上设计的工程成本，每个新的芯片设计都需要设计和工程资源，并且由于新节点的复杂性不断增加，新设计的典型成本随着每个新工艺节点的增加而增加。这进一步激发了创建可重复使用的设计的动力。Chiplet设计理念使这成为可能，因为只需更改die数量和组合即可实现新产品配置，而不是启动新的整体设计。通过将单个小芯片集成到不同配置中，可以从单个流片创建多种不同的处理器品种。

先进封装解决方案的成熟度和精密度，不断增长的Chiplet趋势的一个推动因素是小芯片相互连接方式的成熟。根据最终产品的功能，芯片到芯片互连需要支持高数据传输速度和低功耗。混合键合、硅桥、中介层和先进基板等技术正在使更多的片间通信成为可能。随着这些技术的成熟，它们的实施成本变得更低，并进一步推动了不断增长的小芯片趋势。当然，整体解决方案的封装通常应该比等效的小芯片解决方案便宜。但是，当与Chiplet的良率优势进行权衡时，我们看到了一种趋势，即随着Chiplet封装成本溢价的下降，较小芯片尺寸的Chiplet具有更好的经济性。

Lorenz最后分析，作为一种已经存在了几十年的设计理念，现在Chiplet正在找到它的机遇，推动因素已达到临界水平，促成因素开始趋于成熟，随着UCIe和OCP等互连标准受到关注，小型公司为新生的Chiplet生态系统做出贡献的壁垒将会降低。