作为一名验证工程师，你一定经历过下面的灵魂拷问
验证网表和RTL代码是否一致？逻辑仿真是否为最优解？
每一个步骤后都有新的逻辑加入到netlist中，但新的逻辑的加入不能改变原netlist的逻辑功能，如何能进一步保证综合后的网表与RTL之间的逻辑一致性？
当芯片规模越来越大，设计复杂性的不断增加，BUG表现的方式各不相同带来验证周期大幅增长，设计过程中的实际调试工作耗费大量的时间和精力，为了能够最大程度的使得验证收敛，我们也有越来越多的验证方法..
相比逻辑仿真，形式验证更适用于哪些场景？
形式验证如何比较两个设计是否等价？
本期的技术视频将围绕形式化验证工具和大家展开分享等价性验证GalaxEC如何有效提升设计和验证效率，你想了解的知识点这里都有！
Part 1 : 4mins
芯华章数字验证全流程工具平台介绍
芯华章提供完整的数字验证全流程工具平台以满足不同阶段和不同需求的验证。通过多工具融合与协同，提高验证效率和准确性，从而缩短芯片设计周期和降低成本。
Part 2：4mins
从RTL到门级网表的等价性验证
在完整的芯片设计流程中，等价性验证工具被广泛应用到设计流程中的各个不同阶段。诸如系统C模型级对RTL级、RTL级对RTL级、RTL级对门级以及门级实现之间，工程师需要检验变换前后的功能一致性，证明设计的变换或优化没有产生功能的变化。
Part 3：12mins
贯穿IC设计全流程的三大等价检查功能：SEC、LEC、HEC
GalaxEC已具备当下各类主流等价性验证工具的所有核心功能，服务场景贯穿于数字芯片设计从系统级到前后端设计的各个阶段，可一站式满足用户全流程等价性验证需求，避免多工具切换成本，帮助工程师确保不同层次设计之间的一致性，支持遍历式验证，发现深层次的临界设计错误，确保设计的正确性并实现正式签核。
Part 4：3mins
GalaxEC深度结合芯华章智V验证平台各工具
芯华章智V验证平台提供的统一底层框架、统一覆盖率数据库和调试系统，Fusion Debug可直接支持GalaxEC等价性的结果调试，自动载入双设计数据对比，在SEC场景中进行源和目标的代码对比，从LEC报告中选择有差异的逻辑锥并进行电路对比。
