目前三星、英特尔、台积电等均在研发芯片背面供电技术，可显著提高芯片能效并提高密度，有助于使现有高性能芯片进一步突破。据韩国业内人士2月28日透露，三星电子证实，该公司正在研发的“背面电源（BSPDN）”技术指标超出预期。
三星使用两种不同的Arm架构内核进行测试，成功将芯片面积分别缩小10%、19%，并且将芯片性能、频率效率提高个位数百分比。
据悉，传统的半导体电路通常将电源线路布置在晶圆顶端，然而随着电路的微小化，在同一面制造功能电路和电源电路已变得十分困难。随着线路间距的缩小，干扰也随之增大，从而增加设计和制造的难度，此外较长的电源线路也会增加发热。
背部供电技术可克服上述限制，将芯片功能电路与供电区域分开，有助于提高电源效率，特别适合移动设备应用处理器（AP）的生产。
三星电子原定于2027年对背面供电技术商业化，搭载于1.7nm制程，但近期的爆料显示，三星预计会修改路线图，最早将于2025年2nm制程应用该技术。
英特尔此前也宣布了类似技术，并命名为“PowerVia”，并计划在Intel 20A（2nm）制程应用。台积电同样在研发该技术，此前计划于2026年推出。
（校对/赵月）
