2024年4月26日，第十七届中国电子信息年会在宁波隆重开幕。在当天上午举办的“集成电路开放可控发展”专题论坛中，合见工软联席总裁徐昀女士发表重磅主题演讲《国产EDA多维演进，助力芯片开放可控发展》，向与会者阐述了Chiplet、AI等技术大潮之下国产芯片设计面临的新挑战、EDA产业的新机遇以及合见工软最新的产品矩阵与多维演进布局进展。
合见工软联席总裁徐昀女士
国产数字大芯片EDA工具破局刻不容缓
当下全球正面临着以人工智能为主要推动力的“第三次工业革命”阶段。2023年以来，英伟达、AMD、英特尔等半导体企业相继推出了更高算力和创新架构的旗舰级AI加速器芯片，推动了“智算”时代的前进。其中值得一提的是，这些高算力芯片均采用了Chiplet芯片设计架构，这颠覆了既往的传统芯片设计方法，同时持续推升EDA工具研发的复杂度。与此同时，人工智能与EDA的互为催化与驱动也得到了智算时代带来的动力，在第一阶段，单点EDA工具引入ML提升效率，同时，新的智算芯片为EDA带来了更高算力与更高的性能；第二阶段，AI与大数据融合驱动EDA流程，对芯片PPA设计进行全面优化；第三阶段，将衍生到生成式AI与EDA深度融合成为下一代EDA技术，进行EDA设计流程的全面革新。
同时，徐昀女士指出，随着全球算力竞争从超算转向智算，国产EDA产业既面临严重挑战，也迎来了巨大发展机遇和广阔成长空间。从2018年到2022年，中国销售额过亿元的芯片设计企业年复合增长率高于28%，但国产EDA企业只有芯片设计企业增长率的一半左右，发展潜能巨大。但由于EDA赛道本身的高技术门槛、深护城河和高积累、高投入的固有特性，本土企业目前仍缺乏世界级的领军人物和顶级技术人才，多以开发单点工具为主，缺少全链条企业，并且缺乏并购整合的经验与能力，产业链上下游生态协同配合亟待优化。
数字芯片是数字经济创新转型中的主要驱动力，超算/智算芯片均为大型数字芯片，2022年全球芯片市场规模为5735亿美元，数字芯片占比为84.48%，可见，国产EDA急需在数字芯片领域取得突破。
合见工软的多维演进、平台化发展战略
所当乘者势也，不可失者时也。过去几年，受政策和资本的推动，国内EDA产业快速发展。合见工软自公司正式投入运营以来，明时达势，成功抓住了产业风口，驶入了发展的快车道，从公司产品线布局到规模化组织架构搭建，在多个层面均坚持了多维演进路线。
目前，合见工软员工数量突破1000人，推出了十几款产品且产品线持续升级，快速形成了数字芯片全流程EDA工具与设计IP的多点布局，同时在系统级EDA发力，构筑“芯片- 软件-系统-应用”的数字芯片与整机系统联动设计与产业生态。合见工软在超过10个城市和地区设立了办公室和研发机构，在日本、新加坡开设办事处。
短时间内就取得如此傲人成就的背后，是合见工软所坚持的内外结合的组合拳发展策略：技术创新+构筑生态+并购整合。在吸引国际知名专家、培养人才梯队的同时，合见工软注重以DTCO理念指引芯片协同设计，再加上敏锐的市场洞察力，适时出击发起并购整合，目前成功发起并购四起，以点带面，多维驱动。
在EDA工具研发和全流程打造方面，合见工软坚持“多维演进”的策略。其核心基础来自：当前数字系统与芯片设计，无论是AI、超算，还是汽车、5G的电子系统，都要首先进行一个顶层的，包含了芯片、整机系统和软件等的系统设计。这一过程涵盖了架构设计、IP导入和软件协同。而数字芯片设计复杂度的提升又不断推高着验证时间成本，“验证”这一环节所需的时间和费用巨大，为验证工程师带来准确和高效的验证平台，对芯片一次流片成功至关重要。此外，对Chiplet架构、封装以及PCB设计的权衡也和系统设计息息相关，要保证芯片设计、制造的联合优化以及EDA工具的结果可收敛性，向客户展示最佳的PPA效果。
大会现场，合见工软展示了覆盖系统、IP、实现、验证、芯粒/封装/PCB等多个维度的9款EDA工具，其中部分产品已经实现了迭代。这些自主研发的芯片设计全流程EDA工具，全方位多角度展示了合见工软“多维演进”策略。这些工具平台包括：
在“验证+”维度，合见工软带来了商用级虚拟原型设计与仿真工具套件V-Builder/vSpace和商用级的全场景验证硬件系统UVHS。
商用级的全场景验证硬件系统UVHS一体化支持硬件仿真模式和原型验证模式，对“emulation+prototyping”做了融合，在同一个硬件上可以通过软件切换提供原型验证和硬件仿真两种模式。V-Builder/vSpace仿真工具套件则是全场景验证解决方案的重要组合之一，可以帮助用户在芯片与整机系统设计过程中更早开始进行软件开发，目前V-Builder/vSpace与UVHS均经过了多家客户的主流大芯片项目的全流程实践检验，成功解决了超大规模芯片软硬件协同验证的难题。
在“数字+”维度，合见工软推出了测试向量自动生成工具UniVista Tespert ATPG。该产品集成了Debugger工具，采用多线程并行引擎，可帮助工程师在进行大规模SoC集成电路设计中实现可测性设计（DFT），有效降低测试成本，提升芯片质量和良率，缩短芯片设计周期，助力集成电路测试快速签核。
在“芯片+”维度，合见工软带来了企业新一代电子系统设计平台UniVista Archer，包括UniVista Archer Schematic原理图设计平台和Univista Archer PCB版图设计平台，结合最新一代的UniVista EDMPro电子系统研发管理平台，一起构筑了电子系统与芯片设计联动平台，打通了电子系统与PCB level、封装的集中管理堵点，做到电子系统和芯片设计真正的“芯机联动”。
除此之外，合见工软在“EDA+IP”战略实施上坚持了“自研+并购”双轨并驱的原则。目前不但正在自研大数字芯片的核心IP如DDR、PCle、HBM等，还通过对北京诺芮集成电路设计有限公司的并购，实现了Memory Interface、PCIe Gen5和RDMA/Ethernet，以及Chiplet接口和IO Die等完整解决方案的全国产化。
AI+EDA，合见工软加速超车
人工智能时代，强大的AI引擎能为EDA技术发展全面赋能。合见工软正在致力于打造AI引擎与EDA工具结合的下一代数字芯片设计流程EDA平台，基于LLM引擎，和合见工软商用的数字EDA平台，将能在功能验证层面、设计实现层面和测试量产层面，帮助工程师更快的验证分析、优化PPA并加快芯片量产。
合见工软研发团队的本土情怀
EDA行业作为半导体行业“皇冠上的明珠”，发展门槛高、投入大、人才搭建和培养难。合见工软自成立起，坚持研发投入和人才培养并重， 始终不忘“打造比肩国际水平的EDA工具”的初心。在圆桌论坛环节，徐昀女士介绍到，合见工软过去两年已投入研发经费超10亿元，公司运营团队客户服务经验丰富，研发团队成员专业资深、多数有海外经历。
徐昀女士指出Chiplet对芯片设计和EDA工具带来了多项挑战。除了制造端的技术难题需要克服之外，Chiplet架构所带来“Top Down”（自上而下）和“Bottom Up”（自下而上）两种设计模式让EDA厂商需权衡不同的技术路线。生成式AI和Chiplet让数字芯片前端设计的思维理念变得更加开放，同时也在可控性方面对EDA工具提出了更严苛的要求。对此，合见工软坚持多维演进路线，步步为营、无惧挑战，在我国EDA产业自主可控的征程中，不断发挥更大作用。
