尽管所有人的目光都集中在前沿硅工艺节点上，但许多成熟节点仍然享有强劲的制造需求。连续的节点发展到大约20nm后，芯片成本不再降低。
“在FinFET工艺时代，推动技术进步的先进工艺要求增加了大量成本和复杂性，”新思科技（Synopsys）解决方案集团逻辑库IP首席产品经理Andrew Appleby解释道。“这在每个节点之间创造了强大的过渡点。”
从那时起，任何芯片缩小都会被更昂贵的加工所抵消，而这些成本急剧上升。掩模组更昂贵，而高级节点通常需要更多层，因此需要更多掩模组。
大多数代工厂和集成设备制造商（IDM）在传统节点上都有强劲的业务。“选择您的IDM，而不是英特尔或存储制造商，许多仍在130nm及以上制造，”Tignis营销副总裁David Park表示，“某些部件根本不需要在较小的节点上制造。”
先进节点的客户也较少，因为没有多少公司能够负担得起。“在3nm节点，只有2到3个客户。”联电公司营销副总裁Michael Cy Wang观察到。“在7nm节点，可能有5到10个客户。但到了22nm或28nm节点，我们谈论的是数十个甚至更多的客户。”
目标设计决定了哪些公司可以转向先进节点，哪些不能。“工艺节点的选择取决于应用，有些应用在不久的将来不会转向需要极紫外（EUV）技术的节点。”新思科技解决方案事业部NVM IP产品管理高级总监Krishna Balachandran表示。“这是因为大量模拟电路无法从微缩中受益，而且不需要以较低的功率运行或提高性能。成熟节点的晶圆价格要低一个数量级，设计和掩模成本也要低几个数量级。”
颠覆是常态
降低每个节点的成本曾经很容易。“从历史上看，即使是在1µm之前，甚至在28nm节点之前，每个晶圆的制造工艺成本也总是增加约25%~30%”，新思科技硅技术集团应用工程高级架构师Kevin Lucas表示。“但是，每个晶圆的芯片数量增加约50%，因此每个芯片的制造成本在每个节点下降约20%~25%。”企业甚至可以利用几乎不需要工程运作的光学微缩。这是摩尔定律盛行的经典微缩时代。
当时，新节点可能涉及一些新的工艺元素，与之前的节点相比，这会增加一些费用。但随着每个晶圆上的芯片数量增加，每个芯片的净成本得以下降。这种情况在20nm工艺节点左右发生了变化。新节点带来了更高的性能和/或更低的功耗，但成本降低的停止意味着迁移到最新节点不再是必然的。“将设计移植到更新或更小的工艺节点可能没有增量市场价值。”Tignis的David Park指出。
关于每个节点的讨论包含一些模糊性。节点名称令人困惑，公司并不总是同意给定节点的“纳米”级别。此外，分配给节点的数字不再像以前那样反映实际栅极长度。诸如使用高K金属栅极之类的变化改变了比较的基本点，允许更大的特征表现得像更小的一样。节点命名使用数字，就好像其中一些重大中断从未发生过一样，而今天这些名称除了作为节点的标签之外没有任何意义。此外，不同的晶圆厂在不同的节点上进行一些工艺更改，例如FinFET的实现。
新节点成本的增加来自多个方面。可能会有额外的步骤（特别是光刻技术）、新材料，而且几乎总是会有新设备。“领先的晶圆厂将产生溢价，因为他们必须收回巨额的资本支出和研发成本，”联电Michael Cy Wang说。“然后，当然，他们需要在下游销售时证明溢价的合理性。”
传统工艺的一个好处是能够使用旧设备。“许多公司仍在使用20多年前的相同设备制造零件，”Tignis的David Park指出。“晶圆厂和设备早已计提折旧，因此他们实际上是在用他们制造的每一个芯片印钱。”
追踪节点
硅工艺已经从微米级发展到纳米级。但在那段历史的最后阶段，发生了重大的工艺变革。一些最大的变化是：
在130nm和90nm之间，晶圆尺寸从200mmm（8英寸）变为300mm（12英寸）。300mm晶圆比200mm晶圆更贵，但可以将成本分摊到更多芯片上，从而降低净芯片成本。
在45nm左右，特征足够小，需要计算光刻来推动光线干净地打印特征。
大约在同一时间，带有金属栅极的高K电介质开始使用，防止栅极氧化物厚度变得太薄。
在30nm的NAND闪存和20nm的数字逻辑中，使用193nm浸润技术的多重图案化变得必要，因为EUV光刻（13.5nm）尚未准备好投入生产。双重图案化（以及后来的四重图案化）显著增加了制造成本，但这是打印较小特征的唯一方法。
在22nm节点，FinFET首次被采用。然后它们在14nm节点成为主流。
EUV从7nm节点开始被使用，并在5nm节点成为必需。
在5nm左右，开始使用EUV进行多重图案化制作。
14埃（Å）节点可能会首次使用高数值孔径（High NA）EUV技术。
图1：硅工艺的变化。更大的晶圆、高K金属栅极、计算光刻和多重图案制作增加工艺成本，但它们对于性能、功耗（最初是成本）是必需的。但在大约20nm时，芯片成本开始增加。极紫外（EUV）及其高数值孔径（High NA）版本更加昂贵，全环绕栅极（GAA）晶体管也是如此。
经济的变化导致行业出现某种分裂。一些公司和产品追逐在任何时候都能提供最高性能（或更低功耗）的任何工艺，并且他们的产品定价可以支持每个节点的更高成本。英特尔、三星和英伟达等公司处于令人羡慕的地位。其他所有公司都必须坚持使用较旧的节点，因为他们无法获得相同的价格。有些芯片售价为20~30美分。
这使得一些工艺节点（例如10nm或7nm）的设计需求量可能会下降，因为它们不再是最快的。但对于许多正在制造的更平淡无奇的芯片而言，它们仍然过于昂贵。这表明许多设计将堆积在较旧的节点上，而不是向前发展。与此同时，性能最高的芯片将遵循最快的节点，为高性能的过时工艺节点留下空白。
连续的工艺节点的生产成本更高，设计成本也更高。“当设计公司决定工艺节点时，他们不仅需要考虑晶圆和掩模的成本，还需要考虑设计成本及其对上市时间的影响。”新思科技EDA集团产品管理负责人Al Blais表示。“包括双重图案化的工艺节点需要额外的设计和IP复杂性。FinFET设计有额外的设计限制，EUV也是如此。High NA EUV绝对也会有新的要求。”
联电公司营销副总裁Michael Cy Wang表示同意。“目前，在5nm或7nm上，一套掩模版的成本可能为300万~500万美元，”他说。“但是，如果将项目期间的所有设计工程和IP成本加起来，设计成本很容易达到数千万美元。”
不同节点，不同应用
制造尖端芯片的公司通常将需求增长归因于人工智能（AI）应用的增长，这些应用依赖于CPU、GPU或专用神经处理芯片。较少出现的是智能手机应用处理器（AP）、高性能计算（HPC）和云计算的服务器芯片等。
当实施下一代产品时，构建这些产品的节点是最脆弱的。“领先应用的关键客户已准备好转向下一个前沿节点，然后晶圆厂将出现产能空缺，尤其是在产量很高的情况下，”联电Michael Cy Wang说。
但更多的芯片是在较传统的节点上构建的。例如，电动汽车对电源管理IC（PMIC）的需求不断增加。“PMIC通常使用180nm或130nm等成熟节点，但采用BCD工艺（双极型、CMOS、D-MOS），”Krishna Balachandran说。“PMIC变得越来越智能，结合了越来越多的数字逻辑和模拟电路。因此，设计正在转向90nm、55nm和40nm的BCD工艺节点。”
与此同时，传感器则更早回到180nm和150nm节点。“对于汽车应用来说，需要为了提高对高压的耐压性，它们与其他模拟电路集成在BCD工艺上——同样主要采用180nm或130nm，”Krishna Balachandran说道。“先进的智能传感器集成了微控制器（MCU），正在向65nm或40nm工艺发展，但这些是应用的最新技术。顶级CMOS图像传感器采用22nm低功耗工艺，正在向12nm FinFET工艺发展。”
工艺节点通常特定于应用和用例。“用于物联网系统的芯片代表了目标工艺节点的一些分化，”新思科技Krishna Balachandran说道。“出于成本原因，它们大多停留在40nm和22nm这样的节点上。”但随着人工智能走向边缘，更多的设备将具有一些推理能力，而执行该功能的芯片将需要比其他数字逻辑更高的性能，因此它们正在向6nm工艺发展，新思科技Krishna Balachandran表示。
模拟信号和混合信号芯片也倾向于滞后。“如果应用中混合了模拟和数字电路，那么我们认为55nm是最佳选择，”联电Michael Cy Wang指出。“纯模拟趋于停留在8英寸先进节点——通常是180nm和150nm。”
这些较旧的节点也不是一成不变的。一些晶圆厂试图通过改进来吸引新设计，为成熟工艺注入新的活力。“随着节点从前沿退下后，代工厂积极采用计划来更新其中期技术产品，”新思科技的Andrew Appleby表示。“这可能包括引入特定的晶体管设备来提高性能或最大限度地减少泄漏，缩小工艺以改善成本和工具利用率，增加特定的射频功能或高电压以启用混合信号系统，或增加汽车级资格认证。”
Chiplet技术的出现也影响了这些选择。从理论上讲，人们不再需要将某些功能迁移到更先进的节点，只需将所有东西放在一个芯片上即可。相反，只有真正需要先进节点功能的部件才能移到那里，从而最大限度地减少昂贵节点的芯片尺寸。其余部分可以作为单独的Chiplet集成在封装内。
然而，这种封装如今成本高昂。“使用最适合每种芯片类型的工艺节点和技术来构建Chiplet很容易，”联电Michael Cy Wang说。“如果经济合理，客户肯定会考虑转向Chiplet。但目前的Chiplet解决方案仍然面临各种产量和成本挑战，对许多应用来说还不具成本效益。”因此，即使Chiplet可以节省芯片成本，先进封装成本也必须降低才能实现净成本节约。
保持生产线运转
虽然一些晶圆厂和代工厂专注于突破极限，但其他晶圆厂，如联电公司，则专注于传统的主力工艺节点。它将22nm/28nm视为其主要节点。“这是平面技术的最后一代，”联电Michael Cy Wang观察到，“转向FinFET会大大增加制造成本。”
与此同时，一些节点可能会逐渐消失。“代工厂很少采用10nm节点，因为性能与成本不符，”联电Michael Cy Wang指出。剩下的问题是，现在5nm、3nm、2nm及以下节点已经可用，有多少新设计将以7nm为目标。例如，不需要FinFET技术的器件将保留在14nm或12nm之前的节点上。EUV是下一个重大技术突破，它将过滤掉更多的设计。与10nm不同，7nm和5nm可能会继续存在，仅仅是得益于现有的生产。但三年后，当这些生产单元被更新节点的生产单元取代时，是否会有足够的新设计来保持该晶圆厂生产线的满负荷运转？如果FinFET的主要障碍是成本，那么似乎将实施持续的工艺改进。
结论
考虑到工艺迁移的障碍规模，与传统节点相比，12nm至2nm之间的节点设计需求可能会减少。例如，当设计在28nm堆积如山时，行业可能会出现“扫雪机效应”，并抵制为了获得令人信服的利益而进一步跳跃的诱惑。
“处于尖锐过渡点的技术，例如上一代平面节点，可以保证长寿命，因为它们为许多不需要下一个节点的产品类别提供了最佳功能集。”新思科技Andrew Appleby说。
与此同时，使用成熟技术的公司仍然表现良好。“Microchip（微芯）是一家仍在成功利用传统节点的公司的例子，”Tignis的David Park观察到。“去年，他们从两家8英寸和一家6英寸晶圆厂出货超过80亿颗芯片，工艺节点从0.13µm到1µm。32年来，他们每个季度都盈利。他们只是众多在成熟节点上盈利制造的半导体公司之一。”（校对/张杰）
