近日，我院段权珍副教授课题组在模拟集成电路领域顶级期刊《IEEE Transactions on Power Electronics》（TPE）上发表题为 “A 6.8 µA Quiescent Current, 200 mA Maximum Load Current, Capacitor-Less, NMOS LDO With Load-Independent Unity-Gain-Bandwidth and Phase Margin for Sensor Applications” 的研究论文。该论文面向传感器应用，提出了一款兼具超低静态电流、大负载能力且无需片外电容的NMOS型低压差线性稳压器（LDO），在芯片面积与功耗受限条件下实现了优异的电源管理性能。
论文所涉研究提出了一款静态电流（Iq）仅为6.8 μA、最大负载电流达200 mA的无片外电容LDO，并集成了全MOSFET片上基准源。除功率管 MP 和限流管 PM5 外，所有MOS管均工作在亚阈值区，从而实现了超低静态功耗。在电路架构上，该LDO采用由NMOS与PMOS输入对构成的互补误差放大器，搭配使用密勒补偿技术的推挽级，构成主环路并产生主极点 p1 与次极点 p2。功率管采用NMOS晶体管，使得在负载电容为0~100 pF、负载电流为100 μA~200 mA的范围内，输出节点处仍能形成高频极点 pout。同时，密勒补偿引入左半平面零点z1 以补偿次极点 p2，有效保证了LDO在全负载范围内的稳定性。得益于所提出的LDO结构，该研究实现了与负载无关的单位增益带宽（UGB）及相近的相位裕度（PM）。此外，通过采用带有推挽级的互补误差放大器，以及面积和功耗极小的快速反馈通路与辅助前馈通路，功率管可被快速驱动，获得良好的瞬态响应性能。
论文所涉芯片采用标准180 nm CMOS工艺完成设计与流片制造，包含片上基准源的核心硅片面积约为0.12 mm²。测试结果表明，LDO输出电压约为2.0 V，最大负载电流达200 mA，静态电流仅6.8 μA，最大电流效率高达99.996%。图1所示为所提出的超低功耗LDO原理图，图2为该LDO芯片概貌图，图3为三个样品在负载电流变化下静态电流的测试结果。
图 1 所提出的超低功耗 LDO 原理图
图 2 所提出的超低功耗 LDO 的芯片概貌图
图 3 所提出的超低功耗 LDO（三个样品）
随变化负载电流增大的静态功耗测试结果
该论文的学术贡献在于为传感器供电提供了新方案。论文主要完成人为25级硕士研究生陈庆伦同学和22级硕士研究生翁武雄同学，指导教师为段权珍副教授。
