9月9日，以“跨界融合·全链协同，共筑特色芯生态”为主题的IICIE国际集成电路创新博览会在深圳国际会展中心开幕。在当日举行的集成电路创新高峰论坛上，武汉新芯集成电路股份有限公司总经理孙鹏发表《光联智算·加速算力革命》主题演讲，指出AI大模型与场景应用的规模化落地正推动半导体产业进入全新超级周期，而高速光互联与光电融合技术将成为突破算力瓶颈、支撑万卡级集群的核心底座。
供需剪刀差凸显，上游硬件成产业瓶颈
孙鹏在演讲中首先回顾了全球半导体产业的发展脉络。自1987年以来，产业先后经历PC、互联网、智能手机、云计算四轮浪潮，每一轮都带动市场规模实现阶梯式跃升。进入AI时代，基础大模型多极化发展叠加端侧、汽车、数据中心、具身智能等场景的全面商业化，正开启产业第五轮增长周期。根据WSTS 2026年8月预测，全球半导体市场规模有望在2030年达到约1.66万亿美元。
“即使扣掉一家（英伟达），我们今年应该也站在了1万亿美元以上。”孙鹏判断，AI驱动的半导体市场强劲增长并非短期溢价，而是具有真实需求支撑的长期趋势。
但增长背后，供需矛盾正日益尖锐。孙鹏指出了一个关键的“剪刀差”，即大模型对算力和芯片的需求每4个月就迭代一次，而传统集成电路的工艺迭代周期为18至24个月，建设一条生产线从开工到批量供应至少需要24个月。“需求侧和供应侧存在巨大的分歧，”孙鹏强调，“越往上游的硬件，包括消耗型材料的供应，越来越成为未来制约发展的重要瓶颈。”
他进一步指出，产业链各环节对未来的预判并不完全一致，导致配套协同发展存在落差，间接加剧了供应紧张。与此同时，在消费侧，自动驾驶、车联网以及具身智能体等新应用场景不断涌现，对集成电路芯片和光电融合提出了越来越场景化的需求。
电互联触顶，光互联成算力底座关键赛道
当算力集群向万卡级规模扩展时，传统电互联在带宽容量、传输距离、系统功耗与数据延迟等方面的物理限制逐步显现。孙鹏指出，光互联功耗在系统中的占比已超过10%，高速光互联已成为支撑AI算力底座的关键赛道之一。
从带宽演进来看，单波100G已非常成熟，200G在2026年有望看到大规模终端产品应用。但到了400G时代，技术路径可能产生分歧，目前行业尚未形成统一共识。“这也是我们作为制造技术从业者，和产业上下游共同突破创新的机会，”孙鹏表示，武汉新芯不仅在硅光路线上布局，也在其他可能出现的赛道提前做技术预研。
从产业技术路线来看，光互联正沿着可插拔—NPO近封装光学—CPO共封装光学的路径持续演进。目前，八通道、16通道甚至32通道的产品已有小批量产业化应用，3.2T级别也已出现终端产品。
孙鹏判断，NPO是国内产业生态最为接近、也最为可行的实现路径，国内在传统可插拔光模块之后将快速推动NPO场景落地，并带动相关标准建立，对国内外产业生态产生长远影响；CPO则还需要一定时间，但会在不久的将来成为产业共识。
从市场格局来看，北美厂商主导CPO技术路线：博通于2025年6月发布全球首款102.4Tbps以太网交换芯片Tomahawk 6；英伟达于2026年8月宣布Spectrum-X以太网CPO交换机量产；SK海力士于2026年8月发表以光为中心、联通算力池与内存池的CPO架构。国内市场则在NPO路线上加速落地：阿里巴巴2025年12月发布全球首个功能性3.2T OIF NPO模块；腾讯2026年7月披露NPO部署计划，预计当年第四季度大规模部署NPO超节点；字节跳动AI Rack 3.0采用NPO光互连超节点方案；华为2026年9月发布首款全国产风冷51.2T NPO交换机。
武汉新芯以光感互联、三维存算构建一站式能力
面对AI算力的产业浪潮，武汉新芯确立了“光感互联、三维存算”的核心技术战略，以“存+算、光+电”的跨界融合思路，构建硅光芯片（PIC）、锗硅电芯片（EIC）、光电共封三大技术平台，形成覆盖从可插拔模块到NPO、CPO全场景的一站式服务能力。
在硅光平台方面，武汉新芯40nm Sipho平台已实现量产突破。Gen1产品支持100G/lane速率，采用LPCVD SiN工艺，目前处于量产阶段；Gen2产品支持200G/lane速率，引入Multi-SiN技术，覆盖C波段，匹配NPO封装需求，目前处于早期量产与初期送样阶段；面向更高带宽的Gen3产品规划支持400G/lane速率，配套CPO封装所需的调制器、耦合器等核心器件。孙鹏同时强调，400G时代技术路径尚未收敛，公司在硅光及其他潜在赛道同步开展预研。
在产能规划上，孙鹏透露，武汉新芯预计在2027年提供硅光月产5000至1万片的制造规模，以缓解上游供应链短缺。
在锗硅电芯片平台方面，孙鹏坦言，当前数据中心的电芯片几乎仍依赖海外供应，国内设计企业已崭露头角，但制造端依然是国内巨大的产业空白。武汉新芯已于2026年正式启动基于40nm的电芯片工艺开发平台，计划在2027年将制造量产推向终端客户，2028年推出代工制造服务平台。产能方面，目标从2027年开始达到月产1万片的供应能力。
技术指标上，Gen1产品关键性能目标为Ft>350G、Fmax>450G，可提供1.5V高性能SiGe HBT、2.5V/3.3V耐压型SiGe HBT，以及Core CMOS、I/O CMOS、SRAM等完整器件阵容；后续Gen2、Gen3将分别实现Ft>380G、Ft>500G的性能提升。
孙鹏重点强调了武汉新芯"PIC+EIC双平台协同"的技术优势。通过PDK共享、光电联合仿真、同步流片、系统级验证的闭环研发体系，武汉新芯实现了硅光芯片与电芯片的协同优化，不仅能够简化供应链、缩短研发周期、加速产品迭代，还能实现阻抗精准匹配、降低传输误码率，打造更高性能、更低成本的光引擎方案。
在先进封装层面，武汉新芯依托自主3DLink三维集成技术，该技术已量产至少三代，构建了从2.5D到3D的完整封装能力。针对NPO场景，采用Micro BUMP+PIC interposer（光学转接板）方案；面向更高集成度的CPO场景，则通过Hybrid Bonding混合键合技术与3DLink平台结合，实现PIC、EIC与ASIC芯片的高密度三维集成。孙鹏特别提出了"光学转接板（Optics Interposer）"的解决方案，这是武汉新芯基于2.5D多年积累和3D异构整合能力提出的差异化技术主张。
此外，在2.5D硅Interposer领域，武汉新芯已很好地满足了国内近一两年产业方的各方面需求，解决了相当多的产业问题。未来在CoWoS类系统中，将进一步拓展面积集成效率，提升内置电容水平，推动系统整体性能跃迁。
多元技术布局，SOI、FD-SOI与三维集成
除光互联核心赛道外，武汉新芯还在多个前沿领域持续布局。在SOI领域，公司已深耕近5年，首先在射频5G、即将推向市场的6G以及空间信息传输的更高频率（毫米波）等方向落地，未来将逐渐把SOI解决方案推向与3D集成结合的工艺。
在FD-SOI领域，武汉新芯与瑞丽合作，联合完成了第一代技术的推出、产品验证以及小批量市场应用。未来5年规划两个代际的迭代，为国内端侧AI芯片设计公司提供更好的制造平台服务。
在三维集成技术路线上，武汉新芯规划了从M系列（晶圆级混合键合）、Hi系列（芯片级混合键合+FD/Logic）到CoS系列（NPO/XPO大面积异构集成）的完整技术梯队，服务于存储、近存计算及光电共封等多元应用。
“人工智能对于生产力的改变，尤其是在未来5年，对千行百业、尤其是智慧民生的改变，是真实在发生的。”孙鹏在演讲尾声表示，AI本身不借助第三方，用户自身就能感受到它对生产力的变革，从而改变生产关系，因此他在需求上是一个偏乐观的拥护者。
“光电互联会照亮AI的高速路。”孙鹏强调，在存算与光的融合中，需要设计公司、终端厂商与制造端联合协同创新，共同实现工艺突破。武汉新芯将秉承以长期技术底座为支撑、稳定交付供应为保障、客户定制化服务为核心的理念，一言以蔽之——以客户为中心，提供制造端的创新产业价值。
