背景与亮点 逻辑芯片器件尺寸的微缩给铜（Cu）互连工艺带来了诸多工程与制造层面的挑战。铜填充缺陷是工程师首要解决的问题，其主要失效模式为沟槽顶部开口过窄以及侧壁铜籽晶层不连续。工艺参数（包括铜籽晶层厚度、沉积/刻蚀比（D/E ratio）、离子轰击偏置功率以及电镀电流曲线）的协同设计，电镀入水瞬间的控制，晶圆环境影响及热累积效应均有广泛的研究。但图形版图分布引起的铜填充缺陷尚待研究。 近日，上海华力微电子研发部张瑜、曾招钦团队探究了版图布局对铜填充缺陷的影响及其作用机理。局部版图布局不均时其密集金属线更易产生缺陷，其原因是电化学镀铜（ECP）过程中添加剂分布发生了改变，进而导致自下而上填充行...

近日，国防科技大学和中国科学院金属研究所联合研究团队在新型高性能二维半导体晶圆级生长和可控掺杂领域取得重要突破，有望为后摩尔时代自主可控的芯片技术提供关键材料和器件支撑。相关成果近日在线发表于国际顶级期刊《国家科学评论》。 据介绍，原子级厚度的二维半导体因迁移率高、带隙可调、栅控能力强，被视为后摩尔时代芯片材料的核心候选。然而，晶格缺陷诱导的自发电子掺杂和费米能级钉扎效应，使现有二维半导体材料体系长期呈现N型材料多、P型材料少，以及N型材料性能好，P型材料性能差的结构性失衡问题。 研究团队建立了以液态金/钨双金属薄膜为衬底的化学气相沉积方法，实现了晶圆级、掺杂可调的单层WSi2N4（氮化钨硅）...

工艺逼近3nm，极限厚度仅0.7nm！中国团队再次突破“芯片卡脖子”的关键材料！ 当全球芯片竞赛的硝烟弥漫到1纳米关卡，一则来自中国的科研消息，在半导体业界投下了一颗“深水炸弹”。 2026年4月，来自国防科技大学与中国科学院金属研究所的联合团队，在国际顶级期刊《国家科学评论》上公布了一项震撼性成果。 他们成功实现了新型二维半导体材料“氮化钨硅”的晶圆级制备与可控掺杂。这条消息背后的技术突破，直指芯片产业的未来核心。 芯片制程的微缩，堪称一场“在头发丝上刻摩天大楼”的极限挑战。传统的硅基芯片，发展到5纳米、3纳米时，已经能听到物理规律发出的“摩擦声”。电子行为越来越难以控制，发热和能耗问题日益...