近日，南方科技大学深港微电子学院安丰伟课题组在神经网络加速器设计领域取得新进展，论文《TAG: A Topology-Aware Architecture for Configurable and Memory-Efficient GNN Acceleration》被第63届 ACM/IEEE 设计自动化会议（ACM/IEEE Design Automation Conference, DAC 2026）录用并将发表，该工作了获得了国内著名AI芯片公司资助。DAC 是电子设计自动化、芯片设计、系统设计领域的顶级国际会议，被中国计算机学会评定为 CCF-A 类会议，本年度 DAC 会议论文录用率为 22.3%。论文共同第一作者为深港微电子学院博士生姚若恒和硕士生欧阳逸辰。
该论文聚焦于图神经网络（Graph Neural Networks, GNNs）加速器设计。GNN 在推荐系统、社交网络分析、科学计算等图结构数据建模任务中具有重要应用，但其计算过程高度依赖稀疏且不规则的图拓扑结构，导致传统加速器在数据流适配、访存调度和片上数据复用方面面临显著挑战。针对这些问题，论文提出了一种拓扑感知的 GNN 加速器 TAG，从数据流、调度机制和存储层次三个层面协同优化 GNN 推理过程中的计算与访存效率。TAG 提出可配置的拓扑驱动数据流，使聚合操作始终由稀疏图拓扑拉动，在支持不同 GNN 模型执行顺序需求的同时避免不必要的全图密集计算；同时，TAG 设计了竞争感知调度器，通过自适应地址重映射、乱序分发和细粒度任务合并，缓解不规则访存带来的内存 Bank 冲突与流水线停顿；此外，TAG 结合由粗到细的图划分算法和动态度感知 Cache 替换策略，提升稀疏图中的数据局部性并减少片外访存开销。实验结果表明，TAG 相比现有先进 GNN 加速器平均实现 3.22 倍性能提升和 3.04 倍能效提升，展现出在稀疏不规则图计算场景下的高性能与高能效优势。
图1 TAG 加速器整体架构图
