核心观点
核心观点一： High-NA EUV从尝鲜走向阵营化：英特尔率先接收设备并投产，三星计划2028年大规模生产，台积电拟2030年导入，三大厂商节奏不同、方向趋同，先进光刻正全面迈向高数值孔径时代。
核心观点二： 光掩模大尺寸化成为降本新抓手：ASML与三大厂商达成合作方向，将行业普遍使用的6英寸光掩模逐步扩大至12英寸，以提高生产效率并降低成本，设备与材料协同迭代成为产业新焦点。
核心观点三： ASML垄断壁垒进一步加厚：三大客户采用承诺叠加光掩模标准合作，ASML将设备、光源、光学与耗材标准进一步捆绑，从共同研发到标准共定，其对先进光刻体系的独占地位更加稳固。
三大半导体龙头采用High-NA EUV设备
单台价格可达4亿美元的High-NA EUV光刻设备，正从技术验证走向量产导入。ASML将投影物镜数值孔径从现有0.33大幅提升至0.55，实现分辨率70%的提升，芯片密度提升至原来的2.9倍，成像分辨率可达8nm半周期及以下。2024年，ASML新一代High-NA EUV光刻机（数值孔径0.55）进入预量产阶段，并支持台积电N2（2nm）工艺研发，晶体管密度较3nm提升50%；按照ASML的规划，High-NA EUV于2025年实现量产，首批两台EXE：5000设备已在英特尔投入生产，单季产出约3万片，第二代高数值孔径机型TWINSCAN EXE：5200B也已实现首台交付并开始客户验证。
英特尔：抢先投产的“第一个吃螃蟹者”。作为最早接收High-NA EUV设备并率先投产的厂商，英特尔同时参与推动大尺寸光掩模方案已超过三年，更被业内描述为“买下了今年所有可用的High-NA光刻机”。按照其路线图，英特尔14A（1.4nm级）节点计划于2026年投入生产，此前接收的High-NA设备将承担工艺开发与量产爬坡任务。对在制程竞赛中承压的英特尔而言，抢先卡位High-NA是一次重夺先进制造话语权的机会。
三星：卡位2028年的量产接力者。三星电子计划到2028年将High-NA EUV用于大规模生产。此前，三星通过改进掩膜版技术，将3nm良率从60%提升至75%，缩小了与台积电的差距；其1.4nm级SF1.4制程计划2027年量产，High-NA在2028年接棒上量，与节点演进节奏形成衔接。
台积电：从谨慎观望到2030年导入的路线转变。台积电此前对High-NA态度谨慎，明确依靠现有EUV设备与多重曝光技术推进制程；ASML则一直强调，所有购买EUV的客户最终都将升级到High-NA EUV。如今，台积电计划自2030年起导入High-NA EUV，加入已采用相关设备的英特尔阵营。结合其路线图——N2制程2025年下半年量产、2026年底推出A16、2028年启动A14制程应用——台积电选择在A14落地后再承接High-NA，延续其先用多重曝光榨干现有设备、再引入新装备的一贯策略。
三家的节奏差异清晰可见：英特尔抢先投产、三星居中接力、台积电压轴导入，形成一条错峰的"梯队曲线"；但方向上殊途同归，先进光刻向高数值孔径时代切换已成行业共识。
【图表：三大芯片厂商High-NA EUV导入时间表】
推动大尺寸光掩模是另一关注
如果说High-NA EUV是设备端的升级，光掩模的大尺寸化则是材料端的配套变革。掩膜版被称为光刻工艺的“母版”，其精度与质量直接决定芯片性能及工艺水平。此次ASML、台积电、三星和英特尔就光掩模规格升级达成合作方向，计划将目前行业普遍使用的6英寸光掩模逐步扩大至12英寸，以提高生产效率并降低成本；其中，英特尔参与推动大尺寸光掩模方案已超过三年。
升级的原因可以从四个层面理解：
其一，效率诉求。更大的光掩模可在单块版面上承载更多曝光图形、减少拼接与换版频次，提升光刻环节的整体产出效率，这是四大厂商给出的直接动因。
其二，成本摊薄。单台High-NA EUV设备价格可达4亿美元，而早期交付机型的单台耗资已约3亿美元；设备越贵，越需要更高的产出效率来摊薄折旧。光掩模作为光刻环节反复使用的核心耗材，其规格升级与设备产能提升天然需要配套推进。
其三，大芯片需求。单个EUV光刻机所能制造的最大芯片面积约858平方毫米，在AI大芯片不断逼近这一物理极限的背景下，更大尺寸的光掩模为未来更大的曝光覆盖与更高的单版图形密度预留了空间。
其四，High-NA本身对掩膜版提出了全新要求。为适配0.55数值孔径的成像系统，掩膜版反射层结构必须重新设计，传统钼/硅多层膜需要针对更大的入射光角度范围进行优化，膜层厚度梯度控制与界面粗糙度要求大幅提升，EUV掩膜版正进入高数值孔径与曲线掩膜时代。
光掩模行业格局的变化
光掩模升级的背后，是一个寡头垄断且正在扩容的市场。
市场规模方面：SEMI数据显示，2025年中国半导体光罩市场规模可达20亿美元，2021至2025年年复合增长率达9%；行业研究数据显示，2026年中国半导体掩膜版市场规模预计达210亿元，较2025年增长12.3%，其中空白掩膜版市场规模将达36.9亿元、增长12.5%；全球层面，空白掩膜版市场2025年规模达11.25亿美元，预计2032年增至18.34亿美元，年复合增长率7.2%。
【图表：全球空白掩膜版市场规模】
竞争格局方面：全球半导体掩模版市场高度集中。在独立第三方市场，日本Toppan以31.4%的份额居首，DNP占28.6%，美国Photronics占22.9%，HOYA与中国台湾光罩各占5.7%，其他厂商合计5.7%；若将晶圆厂及IDM厂自制部分纳入统计，其份额高达65%，Toppan、Photronics、DNP分别占11%、10%、8%。另有统计显示，Photronics、Tekscend、DNP三家厂商合计占据独立第三方掩模版市场80%以上的份额，技术节点已突破至7nm以下。
【图表：全球独立第三方光掩模版市场份额】
变革方向上，大尺寸化与High-NA曲线掩膜将带来三重影响：一是资本门槛抬升，12英寸制版需要更高规格的电子束写入、检测与修复设备，中小厂商难以跟进；二是客户绑定加深，晶圆厂及IDM自制体系本就占据整体市场65%的份额，先进节点光掩模将进一步向"晶圆厂深度参与、头部独立厂商承接"的模式集中；三是国产厂商机遇与压力并存——中国半导体掩膜版整体国产化率约10%，高端掩膜版国产化率仅约3%，28nm及以下先进制程节点的掩膜版，境内第三方厂商暂时无法涉足；但在成熟制程领域国产替代正加速推进，2026年上半年A股掩膜版企业业绩明显分化：路维光电营收6.68亿元、同比增长22.8%，净利润1.45亿元、同比增长35.82%；清溢光电净利润增长28.16%；冠石科技营收下降9.82%、陷入亏损；龙图光罩增收不增利，净利润同比腰斩。
ASML的垄断壁垒进一步加高
ASML是全球唯一能量产EUV光刻机的厂商，独家垄断EUV光刻机市场，占据全球光刻机市场八成以上份额、处于绝对龙头地位，并向全球领先芯片制造商提供芯片图形大规模量产的核心装备。
其壁垒的构成远不止于设备本身。上世纪90年代，ASML邀请台积电、英特尔和三星投资入股、共同研发EUV，随后收购美国光源公司Cymer，并与德国蔡司建立战略联盟，将关键部件与核心技术形成闭环，竞争对手无法复制；有业内人士估算，从零开始开发一套EUV工具需要数万亿美元的成本，且要在绕过所有现有知识产权壁垒的前提下实现。
如今，这一壁垒又添两道加固层。设备端，英特尔、三星、台积电三大头部客户相继给出High-NA EUV采用承诺，ASML所有EUV客户都将升级到High-NA EUV的判断正在兑现；迭代纵深上，第二代高数值孔径机型EXE：5200B已实现首台交付并开始客户验证，ASML还规划在2038年后推出0.75数值孔径的Hyper-NA EUV，目标面向金属间距12至16nm的A3节点。耗材端，6英寸光掩模升级至12英寸的方向由ASML与三大厂商共同定义，光刻装备与光掩模标准深度绑定在同一阵营之内，产业链话语权进一步向ASML体系集中。
当然，变数仍然存在：台积电从明确拒购到2030年导入的转变说明，晶圆厂会根据成本与技术成熟度调节设备导入节奏，多重曝光等替代路线也在延长现有EUV设备的服役周期。但整体来看，随着三星、台积电先后入列，High-NA EUV的产业共识已经形成，叠加12英寸光掩模的标准化合作，ASML的垄断壁垒不是被削弱，而是被三大客户亲手加厚。对全球半导体产业而言，这意味着先进制程的入场券愈发昂贵，也对后发者的追赶与设备、材料环节的国产化提出了更高的时间要求。
