9月20日，第十一届上海FD-SOI论坛举行。清华大学教授陈文华在演讲中介绍了毫米波相控阵前端芯片设计的最新进展，提出一种“多线圈射频折叠”架构，试图通过线圈耦合与空间堆叠的协同设计，将多种射频功能融合进共享无源网络，从而缓解毫米波相控阵前端长期面临的面积压力。
随着5G/6G、卫星通信、雷达感知等应用向毫米波频段推进，相控阵前端需要在有限面积内集成更多通道。传统方案中，无源网络——包括变压器、耦合器、阻抗变换线等——往往占据大量版图面积，成为提高集成度的关键瓶颈。
据悉，FD-SOI衬底损耗较低、背栅可调，适合高频高集成度射频电路。而“多线圈射频折叠”并非简单把无源网络进行物理折叠，而是通过多线圈耦合与空间堆叠，实现无源功能的融合与复用，使多个射频路径共享同一组无源结构，减少重复电感与变压器，从而压缩芯片核心面积。
在功率放大器方面，团队对Doherty功率放大器进行了改进。传统Doherty架构通常需要四分之一波长阻抗变换线来实现负载调制，这类传输线在毫米波频段面积开销明显。陈文华介绍，新架构通过不等功率分配器以及增益、相位补偿网络，不再依赖传统四分之一波长线，并省去了部分方案所需的I/Q混合器，在降低损耗的同时进一步缩小面积。
在T/R前端方面，该架构同样将多种无源功能集成到共享多线圈网络中，以提升前端通道的一致性和集成度。据演讲，采用该架构的芯片核心面积已突破至极小量级。
演讲最后，陈文华指出，毫米波相控阵前端正从“单通道性能优化”走向“阵列级集成优化”。FD-SOI工艺在损耗、调控和集成度上的综合优势，使其成为毫米波相控阵前端的有力平台。未来，随着频段继续升高、阵列规模扩大，如何在面积、功耗和性能之间取得平衡，仍将是芯片设计的关键课题。
