AI芯片需求持续增长，半导体产业关注的焦点正在发生变化。过去，讨论更多集中于先进制程能否继续微缩、GPU算力如何提升；如今，随着AI工作负载变得更加复杂，存储系统、芯片互连和封装技术也在同步调整。这些变化最终会传导至晶圆制造环节，影响设备需求。泛林（Lam Research）在2027财年第一季度财报电话会上，拆解了NAND、DRAM、先进逻辑和先进封装四条技术路线的演进方向，以及它们对刻蚀、沉积等工艺的共同影响。
NAND：存储分层带来新变量。 泛林认为，AI正在推动不同类型的NAND服务于不同工作负载，QLC、TLC和SLC级产品各有增长空间。QLC适合以较低成本承载快速增长的AI数据；TLC可作为高带宽存储层，用于上下文记忆和KV Cache等工作负载；SLC级NAND则正在成为Agentic AI低延迟、高速访问需求的潜在方案。这一变化的制造含义在于：SLC每个器件提供的比特数约低至TLC的三分之一，如果NAND总比特需求不变，每有一个百分点的比特占比转向SLC，就可能需要增加约2%的已安装晶圆产能。与此同时，NAND层数提升仍在继续，客户正将产线升级至256层及以上，并开始出现面向384层级产品的初步投资。存储分层与层数提升叠加，意味着NAND制造的技术需求将比过去更加多样。
DRAM：微缩与三维结构并行探索。 客户目前的投资仍集中于1-alpha、1-beta和1-gamma等节点，以支持DDR5、LPDDR5和HBM制造。对于未来3D DRAM，泛林管理层的判断是：无论客户继续沿现有架构推进尺寸微缩，还是转向三维结构，刻蚀和沉积工艺的强度都将增加；如果3D DRAM转型快于预期，相关工艺需求也可能更早上升。设备需求因此并不完全取决于晶圆厂扩建多少产能，也取决于每一代器件的工艺步骤数量和复杂度如何变化。
先进逻辑：GAA、背面供电推高工艺门槛。 泛林重点谈到了先进图形化、环绕栅极晶体管（GAA）以及背面供电。面向先进图形化的产品正在与其他工艺配合，以支持更高要求的图形制造；GAA相关产品以及原子层沉积（ALD）、表面处理等技术的应用进展好于此前预期。背面供电则改变了芯片供电与互连的实现方式——电源与信号布线采用不同布局后，晶圆背面需要增加金属化工艺，由此带来更多沉积、电镀和刻蚀步骤。先进逻辑和DRAM正在经历类似的变化：为了满足AI性能要求，器件结构和制造流程都在调整，泛林此前围绕这两大领域投入的产品开发已开始反映在业务增长中。
先进封装：面板级封装值得关注，但仍在早期。 随着封装尺寸不断增大，部分系统级封装方案可能超出传统晶圆级封装的适用范围，面板级封装因此受到关注。泛林已向20多家客户出货面板级封装相关电镀系统，覆盖从300毫米×300毫米到600毫米×600毫米的面板尺寸；但管理层同时强调，这一市场仍处于早期阶段，晶圆级封装目前仍是主流方式。无论最终采用面板级封装还是混合键合等方案，先进封装相对于半导体制造的其他环节，都具有较高的刻蚀和沉积需求。
把上述路线放在一起看，泛林对未来设备市场的判断并非简单建立在AI芯片需求增长之上，而是指向一个相对明确的方向：无论芯片最终采用哪种器件结构或封装方案，制造过程中的刻蚀和沉积都将发挥更重要的作用。公司预计，2027年全球晶圆制造设备（WFE）市场规模将超过2000亿美元，增长主要由DRAM带动，其次是先进制程代工与逻辑，以及NAND；同时提醒，供应链约束和洁净室空间不足仍可能限制行业充分满足终端需求的能力。
