• 收藏

  • 点赞

  • 评论

  • 微信扫一扫分享

集微咨询:先进封装材料为什么重要?

来源:爱集微

#集微咨询#

#先进封装#

09-09 10:53

集微咨询(JW Insights)认为:

- 微电子封装是半导体制造价值链中的重要环节,它需要跨领域的专业知识包括电气、机械、化学和材料为电子产品提供电性互连解决方案;

- 有关封装技术发展的关键里程碑:倒装芯片工艺、多芯片模块和有机基板,已成为近来发展高性能封装的推手;

- 详解三种正在量产中产品的关键技术属性,小芯片技术的使用为产品架构带来显著的灵活性。业界预期未来于互连联盟系统中小芯片/异质整合的解决方案将会被大量采用,成为趋势。

一. 先进封装的演进

封装基础-技术层级

微电子封装是半导体制造价值链中的重要环节。封装元件是由不同性质的材料所组成的结构。它需要跨领域的专业知识包括电气、机械、化学和材料为电子产品提供电性互连解决方案。

电子封装提供电气互连、机械支撑和热管理功能,以确保能达到电子系统的效能目标。通用封装有三个层级架构(表1),许多不同的材料与工序被采用来制造从IC封装、模块到完整计算机系统等各种的产品。

如表1所示,许多不同规格的第一层级封装可用于半导体裸晶组装;目前使用的主要载体类型有五种:金属引线框架、陶瓷载体、有机基板、带有RDL(重布线层)的硅中介层和载带。由铁镍钴合金制成的金属外壳则一般用于全密封封装,供特殊应用。

IC芯片与载体间的连接通常使用三种技术,即引线键合、焊接与倒装芯片连接。依单位计数而言,目前引线键合产品约有70%的市场份额。

现今大多数IC装置都组装成塑胶封装,其中的载体为引线框架或有机基板,与裸晶黏结和电气连接后,使用热固性环氧树脂(Epoxy Molding Compound EMC)造模,以完成封装工序。由于多模腔模具可设计成为一次生产多个封装元件,因此为产品在量产时带来明显的成本优势。

这些IC封装使用引脚(Lead)、插针(Pin)和焊垫(Pad)完成印刷电路卡和印刷电路板的第二层级连接;镀通孔(Plated Through Hole)插装与表面贴装(Surface Mount)则经过焊接完成;使用插座(Socket)可让模块更换变得较为容易。

表2、表3总结了一些应用在封装工艺的关键材料特性,这些是用于各种类型封装的基本要素。此外还有多种选择,如一系列以锡/银(Sn/Ag)为主的无铅焊锡和多种感光型介电薄膜材料等。但在选择有机材料时应注意大多数介电质是由聚合树脂的混合物制成。由于各种材料特性高度影响封装的可靠度,因此一般工程师需要积累详尽的有关知识,才能正确地选择和处理这些材料。

几个值得一提有关封装技术发展的关键里程碑如下:

二. 关键技术里程碑

1. 倒装芯片工艺   

C4(Controlled Collapse Chip Connection)凸块

倒装芯片(Flip Chip)工法也简称为C4(Controlled Collapse Chip Connection)技术,最初在 1960 年代由IBM采用。使用铜球和焊锡将硅晶体管和平面二极管芯片面朝下安装于陶瓷基板上,形成 SLT(Solid State Logic固态逻辑技术)模块。后来的发展造就了一组可靠的 UBM(Under Bump Metallurgy凸块下金属层)与锡/铅焊球结构,适用于面矩阵式高引脚数连接;焊锡凸块之形成是透过使用蒸镀制程在晶片上沉积焊锡金属,之后再进行高温回流。在IBM逻辑和存储 C4芯片模块都是批量生产用于大型主机中。

与当时的周边引线键合方法相比,倒装芯片元件具有几个优点:

a. 体积较小缩小所占面积

b. 较优的电性

c. 裸露的芯片背面易于散热管理

d. 利用面积矩阵式互连提供高I/O接点

e. 具多次回焊重工能力

f. 高生产率:一次自我对准(Self-Aligned)回焊工序可完成多个凸块连接

g. 增强可靠度

由于第一代C4组件需要超过300°C的高温处理,因此只能选择陶瓷作为载体材料。一般来说,若陶瓷封装的裸晶尺寸小于10x10mm2且选择具有柔韧物性的凸块,则可适用于高可靠度之产品,无须使用底部填胶(C4 Encapsulant密封剂)。

倒装芯片的底部填胶封装是一项极为关键的使能技术。研发工作始于1980年代用以提升倒装芯片组装的可靠度。在90年代,底部填胶的出现以及低温锡/银合金凸块的使用,使得低成本的有机基板倒装芯片PBGA(塑胶球栅阵列)封装得以开始大批量生产,取代了许多陶瓷组件。而目前倒装芯片的新技术仍在持续发展中,并成为现今高密度封装的组成要件。

铜柱凸块(Cu Pillar Bump)

铜柱凸块是C4技术的进一步延伸。与C4相比,它具有改良的导热和导电功能,是先进封装的重要互连技术。铜柱凸块铜支架顶端的焊帽较小,这种设计虽然可避免在大规模回焊时邻近的细间距焊垫间可能有的焊锡短路;然而较少的焊锡量也限制了凸块因表面张力产生的自动对准能力。为了便于正确校准,需要使用热压接合(Thermal Compression Bump)技术用于组装凸点间距小于30微米的铜柱芯片。铜柱凸块技术目前为一主流技术广泛应用于各种裸晶到基板、裸晶到裸晶、裸晶到引线框架的封装。

金凸块(Gold Bump)

镀金凸块也可归类为「柱状凸块」。它不会重熔,需要金锡共晶技术配合进行芯片连接,主要用于需要高引脚数和细间距(< 25微米)连接的显示驱动 IC(Display Driver IC)组装。(图1)典型的芯片接合包括热压接合到显示玻璃面板(COG-Chip on Glass)或PI卷带式芯片载体(薄膜覆晶接合封装,COF-Chip on Film)上。这些类型的产品已应用于平板电视、计算机、智能手机、汽车显示器等各种平板屏幕产品,目前全球 DDIC 出货量预估为每年七十亿到八十亿颗。

2000年代后期,经由材料开发将铜金凸块(MCB-Metal Composite Bump)项目成功的导入量产(图1)。电镀形成的凸块结构由铜镍金叠层所组成,因为MCB凸块可减少金价上涨对材料成本的影响,这是一则有用选项现在用于许多低价移动产品COG的显示驱动器中。

图1 Au Bump and Metal Composite Bump / 来源:ChipMOS

铟凸块(Indium Bump)

铟为熔点较低的软金属。铟合金凸块连接具有良好的疲劳寿命与导热性,已被应用于有关汽车和光电IC封装产品。

金柱形凸块(Gold Stud Bump)

在不使用电镀湿工序的情况下,可透过引线键合方法形成金柱形凸块。打线时先在IC焊垫上形成焊球,然后透过拉动方式切断金线以产生柱形支座。金线的线径与焊垫间距会限制金柱形凸块的高度,芯片接合步骤是经由焊料连接。此种工序一般用于对于简单的倒装芯片封装,其应用在高密度封装着实有限。

尽管倒装芯片技术是五十多年前所发明,但其应用需求仍然持续成长。开发新材料和相关键合制程为现阶段创新的重点,此技术也用以强化高阶异质整合与 3D 裸晶堆栈组装的能力要素。

2.多芯片模块Multichip Module MCM)

开发多芯片模块(MCM)是为了替组装于单一封装中的数个IC提供互连。此一概念不断演进,逐渐成形现今各种系统层级的解决方案。

MCM将裸芯片紧密地一起放置在基板上,导致布线密度高于线路板层次互连,MCM也因此大幅改善电气性能並且减少了封装体积。

IPC(电子电路互连与封装协会)依据基板材料的选择,正式定义了三种不同类型的MCM。MCM-C(陶瓷式MCM)、MCM-L(层压板式MCM)与MCM-D(沉积式MCM)。

MCM-C(陶瓷式MCM)氧化铝(Alumina)基板已广泛应用于MCM组装。早期的目的是建造密封模块,应用于国防及航天工业,来满足高密度布线的需求。其工序为透过生胚烧结,建构具有多层(Multilayer Ceramic MLC)结构的基板。钨(W)和钼(Mo)可承受高温烧制过程,因此被用作电路的导体材料,层间连接的是藉由填充金属于导通孔(Via)完成。

玻璃陶瓷(Glass Ceramic)材料的烧结温度较低,因此可将铜用于 MLC布线。与氧化铝相比,带有铜电路的玻璃陶瓷可改善电气性能、具有更低的CTE和更小的介电常数,因此适用于高阶封装。IBM 在其高端计算机中广泛采用了倒装芯片MCM模块;图2显示了一个玻璃陶瓷MCM,能互连100个双极性(Bipolar)逻辑IC,图2也显示了一个模块范例,将逻辑和存储裸晶、四个 Power 5 处理器和四个 L3 快取(Cashe)裸晶互连到一个大型 90x90 mm 多层玻璃陶瓷载体上。

图2 IBM Glass Ceramic MCMs / 来源:Ceramics Art or Science (左);WIKIPEDIA (右)

陶瓷具高耐热性,使MCM模块能为C4 倒装芯片再生承受多次的大量回焊。当可用的已知良好裸晶(Known-Good-Die)有限时,此特性成为对MCM基板的关键要求。然而,由于高制造成本和布线密度不易改善,许多相关应用现也已转移至有机和硅基载体。

MCM-L(层压板式 MCM):MCM-L的载体材料源于印刷电路板的层压板技术。多层布线制造涉及微影工序与在热与压力下层压核心板(Circurtized Core)。内部各层电路连接则透过镀通孔(Plated Through Hole PTH),导通孔(Via)和盲孔(Blind Via)完成。由于固化的有机层压树脂缺乏耐热性,无法承受超过300℃的C4回焊温度,因此裸晶和组件安装是靠引线键合和焊接完成的。而由 EMC成型或盖帽保护的成品模块也并非为密封等级。

由于经由新工序与新材料陆续导入批量生产(例如高玻璃化转变温度(Tg)树脂、低熔点无铅焊锡-(SAC and Sn/Ag Solders)与底部填胶技术),使得倒装芯片能接合于有机基板上,如BTbismaleimide-triazine: 双马来酰亚胺-三氮杂苯)树脂层压板。此工艺已应用于各种进阶封装,例如:现在许多量产的SiP(系统级封装)使用BT基板将不同的裸晶与分片整合在单一封装中;广义来说,它们可被视为MCM-L的延伸。

MCM-D 是指多芯片模块,其中的导体和介电质层,是藉由薄膜沉积制程在载体上依序建构的。透过微影制程形成细间距布线,在基板上将多个裸晶和电路密集互连。金属沉积和介电质处理通常在高温下进行,因此具有良好热稳定性的材料,如硅、陶瓷和金属被用于载体。常见的 MCM-D 材料组包括铜布线、PI(Polyimide聚酰亚胺)、PBO(Polybenzoxazole聚苯并噁唑)或 BCB(Polybenzocyclobutene聚双苯环状丁二烯)聚合物等作为介电质,透过光刻、湿蚀刻法或雷射烧蚀可形成导通孔用于层间线路连接。

三种 MCM 中,MCM-D 采用薄膜技术,提供了最佳的高密度布线功能。由于材料与处理成本高,MCM-D 起初只限用于少数特殊应用。然而,后续的发展大幅增加了薄膜布线的应用范围,包括 WLCSP (晶圆级封装)和增层 RDL 工序,因此硅基载体技术在先进封装中也发挥了许多关键作用。

通常多芯片封装(MCP)与 MCM 意思相似,常互换使用。在 NAND 和移动 RAM(Mobile RAM)等存储器产品中,常见的封装是将裸晶垂直堆栈,然后经由引线键合边缘焊垫连接到基板(图3)。在相同的面积内,垂直堆栈的封装将有助于提高布线密度与产品功能。具有最多高达16个堆栈裸晶和一个控制器的存储器装置目前正在生产中。由于移动应用的封装有高度限制,MCP也因进而促进了晶圆减薄技术的发展,该技术现已成为3D IC组装的关键工序之一。

图3  memory MCP staked die package /来源:Kulicke & Soffa

由于 MCM 具备较佳封装效率、较小的体积和较好的电气性能方面的优势,可支持多个混合节点芯片整合,以达到模块设计目标。用于移动产品的 SiP 组件于2000年代开始大量出货。MCM 技术也衍生出许多材料和工序相关的应用知识。

3.有机基板

有机基板始于 1990 年代开始大量使用,由于陶瓷封装的高成本与其电气性能的限制,英特尔将其奔腾处理器转向了有机层压板的塑胶脚栅陣列(PPGA)封装。摩托罗拉则将倒装芯片概念扩展至 IC 载板,并普及到塑胶球栅阵列(PBGA)结构。 在 DRAM 方面存储器封装也演进到 CSP(芯片级封装)类型的视窗 BGA(Window BGA)封装,這与传统的引线框架 TSOP 封装对比具有尺寸和电气性能方面的优势,因此达到高市场份额。而此转换主要来自 BT 层压板的商业化。BT(Bismaleimide-Triazine)树脂由三菱瓦斯公司开发,用于取代标准 FR-4 环氧树脂,供高阶电路板使用。用于量产基板的 BT-环氧树脂配方之 Tg 约为 180℃。低温焊锡凸块与底部填胶为倒装芯片在 BT 基板接合开创了应用空间。

BT 也适用于味之素增层膜(ABF, Ajinomoto Build-up Film)的载体基板。具有 BT 层压板和 ABF 增层的基板现为高性能封装的主要支柱。如下将有更详尽的讨论。  

基于 PMDA-ODA(Pyromellitic Anhydride-Oxydianaline)的缩合型聚酰亚胺(Polymide PI)是第一种广泛用于电子产业的耐高温聚合物。它是一种具备多种用途的介电材料,可以旋涂用于薄膜加工或制造成卷带式芯片载体。

TAB(Tape Automatic Bonding,卷带式自动键合)是一种封装类型使用高分子聚合物卷带作为芯片载体并经由 Roll-to-Roll 滚线制造处理。电气连接是将悬臂梁引线连接到芯片焊垫完成。COF(Chip on Film,薄膜覆晶接合封装)可将细间距倒装芯片接合到 PI 卷带式的载体上。Upilex®是一种具有刚性结构和较低 CTE 的 PI 卷带。目前主要作为生产显示驱动器的基板材料。智能卡产业也使用由 PI 卷带制造的「微连接器」(Microconnectors)作为基板。2021年智能卡预估出货量接近 100 亿张,而目前流通的各种类型之智能卡(如SIM卡和银行卡)也约有 300 到 500 亿张上下的数量。

上面提及的各种创新衍生出众多关键技术,这些已成为近来发展高性能封装的推手,其中包括 POP、异质整合(HI)、2.5D、3D、TSV、WLCSP 等类型的产品。

三.先进封装-异质整合(Heterogeneous Integration)/小芯片(Chiplets)

受限于新技术节点的高投资费用,与预期的先进工艺良率损失的影响,若与上一世代产品相比,半导体每个单元生产的经济效益已开始趋于平缓,因此造成单体式(Monolithic)大芯片的制造成本相对上升。随着摩尔定律延展扩充性(scaling)越来越昂贵,先进封装可用来透过连接小芯片(Chiplet)提供达到相似于SoC(Syste-on-Chip单芯片系统)的功能。其中较小的芯片可以各自提供 SoC 一部分的功能,采用封装集成完成互连。

下一个范例说明了此一趋势,该范例预估尽管晶圆厂资本性支出投资继续增加(图4),然而 Apple SoC 的延展效率却正在下降(表4)。为了克服预期的硅微缩物理限制,在 2000 年代初期开始进行了广泛的开发工作,采用基于小芯片连接的封装解决方案来达到单体式芯片的功能。因此,新型的「中道工序」市场引起了广泛的关注。它使用异质整合(HI)解决方案来满足对提升系统功能的持续需求,这部分工作也涉及整合许多前道和后道技术,以便扩展两者之间的应用空间(图5)。

图4  Fab Capex vs Technology Node / 来源:Morgan Stanley

图5  Cadence

许多封装材料已被开发并用于高性能和移动装置应用区块,例如:

- 在有机或硅基板上,使用增层 RDL 进行 2.5D 集成

- 形成 TSV 和 3D 堆栈,用于有源装置或在无源硅中介载板上的互连

- 细间距布线

- 新的面矩阵式凸块冶金和键合工艺

异质整合利用先进的封装技术将各种组件(可有不同混合节点設计的裸晶)整合至一个封装中,以达到单体式 SoC 或 SiP 的功能。以下将说明关于三种正在量产中产品的关键技术属性。

赛灵思Xilinx Virtex-7 7000

TSV 技术首次用于高密度封裝始于 2011 年,当时首先由赛灵思和台积电开发成功。Vitrex-7 并未设计建构大型单体式芯片,而是采用了封装级解决方案,将四个 28nm 裸晶互连到 2.5D TSV 硅中介片上。图6 说明了使用具有 100um 厚硅中介层(10um TSV 和 45 微米间距微凸块)的封装范例。透过 180um 间距的倒装芯片凸块,将中介层组装到 4-2-4 BT/ABF BGA 载板。此结构是一项使用台积电 CoWoS(Chip-on-Wafer-on-Substrate)的技术案例。

此范例显示高性能产品可透过裸晶与裸晶密集的封装连接技术实现。将新的创新与成熟的封装制程结合,成功地将硅中介层技术进一步应用于先进封装中。

图6  Xilinx Virtex-7 Package / 来源:Xilinx (左) ;SemiWiki  (右)

英特尔 EMIB Core i7

2017 年英特尔在消费市场推出 Kaby Lake G 处理器(图7),其中包含一个 CPU、一个 AMD 的 GPU 和一个三星的高频宽存储器(HBM2),而嵌入式多裸晶互连桥接(Embedded Multi-die Interconnect Bridge EMIB)技术用于互连相邻的 GPU 和 HBM2 存储器。EMIB 是 2.5D 技术的一种延伸。其开发工作始于 2000 年代,目的是提供一种灵活、可轻易调整的互连方法,来满足不同的 I/O 和功能需要。

如图7 所示,GPU 和 HBM2 存储器透过一块硅片连接。在一个小桥接裸晶上形成有四层铜布线(2微米线/2微米空间)。将硅中介桥接裸晶嵌入基板的工序是先将其置于层压空腔中,接着进行介电层层压/封装,与完成顶层键合焊垫电路(如图8)。标准组装技术则用于倒装芯片接合,有源 IC 上的双铜柱凸块间距如图9 所示,而 IC 到桥接裸晶的连接,使用的微凸块间距为 55 微米。

图7  Intel EMIB Kaby Lake G Core i7 / 来源:Intel 

图8  Intel Embedded bridge die / 来源:Intel      图9  Dual bump pitches / 来源:Intel

图10  HBM2 connection to EMIB die / 来源:System Plus Consulting

EMIB 为现有有机层压结构工艺的延伸,借助不需 TSV 的密集布线之无源中介层,完成高频宽裸晶到裸晶线路在裸晶边缘连接。而由于这种有机基板技术可进一步扩展至更大面积的的层压载板,因此被预期会有机会成为一个更省成本的工法 。

AMD Radeon Vega GPU

如上述所示,在英特尔的 Kaby Lake G 模块中,AMD 的 GPU 与三星 HBM2 存储器的连接是经由使用 EMIB 的桥接技术。而大约在同一时期,AMD 还推出自有品牌的 Vega GPU,在封装中整合了一个 GPU 和两个 8G HBM2(图11)。此 2.5D 组件建构在 TSV-middle 硅中介层之上。HBM2 3D IC 存储器由一个控制器裸晶和 8个垂直堆栈的 DRAM 组成,这些裸晶是利用微凸块和 TSV 连接。而一般标准倒装芯片工序是用于硅中介层和有机基板连接。

这是一个很好的例子,显示 EMIB 和 TSV-middle 硅中介层在封装层级实现了 GPU+HBM 存储器整合的应用。图12清楚显示了两者的结构差异,使用全尺寸硅中介层会消耗更多材料,并经由前道晶圆厂技术进行处理,而使用更小的 EMIB 桥接芯片技术则以后道工艺为主。  

图11  AMD Radeon Vega GPU / 来源:System Plus Consulting 

图12  Comparison of two types of silicon interposers / 来源:Intel

以上范例显示,透过使用在许多不同尺寸与结构的 2.5D 硅中介层可完成各种不同的高密度互连。表5总结了上述三种类型封装的关键属性。

借着应用嵌入式桥接芯片概念,IBM、SPIL和台积电也发表了数种不同的封装结构。(图13-15)

图13   IBM’s DBNI silicon bridge packaging  / 来源:IBM 3DIncites

图14   SPIL’s Fan Out Embedded Bridge (FOEB) package / 来源:SPIL  

图15   TSMC CoWoS with LSI (Local Silicon Interconnect) Bridge 

上述 6 个例子说明了通过采用先进的封装工艺可用各种方法将功能不同的小裸晶组合在一起。以上所有产品都使用 2.5D 硅中介层进行裸晶到裸晶间互连,但它们的最后封装结构不同。此外,与所有发生在圆形晶圆上的前道工序不同,后道产品具有截然不同的规格并各自使用专门的材料组合。拥有深厚专业知识的工程师可由「工具箱」中有效率地选择匹配适合的材料和工艺,此为成功交付具有竞争力的产品所必需的要件。另一方面在强劲的需求推动下,BT 基板和 ABF 增层膜这两种封装材料持续受到产业关注,关于这一点,我们将在后续章节中更详尽地讨论。

小芯片技术的使用为产品架构带来了显著的灵活性,主要得益于可以混合多个不同来源的的裸晶互关组合成为一个单一封装。为了加速此一趋势,建立一个业界设计标准可减少生态系统中实现结构化电气连接的障碍。近来在英特尔的带领下,已有十家公司(包括AMD、ARM、台积电、微软在内)联合发起一个小芯片标准联盟,亦即通用小芯片互连联盟(UCle,Universal Chiplet Interconnect Express)来应对这个问题。其目标是建立一套可遵循的单一标准,借以简化设计流程与制造。封装技术的应用对帮助实现各种先进电子产品成本与功效的目标上发挥了关键性的作用。

业界也预期未来于互连联盟系统中小芯片/异质整合的解决方案将会被大量采用,成为趋势。


责编: 爱集微

爱集微

作者

微信:

邮箱:jiwei@lunion.com.cn

作者简介

读了这篇文章的人还读了...

关闭
加载

PDF 加载中...