三星和三星先进技术研究院周二（12月16日）发布了其制造尺寸小于10 nm的DRAM的技术。三星在IEEE会议上宣布，存储单元堆叠在外围电路上，这种方法简称为单元-外围电路（Cell-on-Peri，简称CoP）。
这与目前将周界晶体管放置在存储单元下方的方式截然不同，周界晶体管在高温堆叠过程中容易受到损坏，导致性能下降。三星将其技术命名为“用于10nm以下CoP垂直通道DRAM晶体管的高耐热非晶氧化物半导体晶体管”。
这家韩国科技巨头声称，他们采用了一种基于非晶铟镓氧化物（InGaO）的晶体管，这种晶体管可以承受高达550℃的高温，从而防止性能下降。 三星补充说，这种垂直沟道晶体管的沟道长度为100nm，可以与单片CoP DRAM架构集成。
该公司指出，在测试过程中，漏极电流的劣化程度极小，晶体管在老化测试中也表现良好。
消息人士称，该技术目前仍处于研究阶段，未来将应用于10nm以下的0a和0b类DRAM产品中。（校对/赵月）
