近日，奕斯伟计算RISC-V内核R520A通过了德国莱茵TÜV颁发的ASIL-D功能安全认证，成为全球首个通过ASIL-D功能安全认证的多核多架构RISC-V内核。这是继R500A成为全球首个通过德国莱茵TÜV ASIL-B功能安全认证的RISC-V内核后，奕斯伟计算在RISC-V功能安全领域的又一里程碑。
ASIL-D是汽车行业功能安全标准ISO 26262中定义的最高安全完整性等级，对产品故障防控能力、随机硬件失效概率及全流程开发管控提出行业最严苛要求。认证流程覆盖从架构设计、代码实现到验证测试、文档管理的全链路深度审查，是全球汽车功能安全领域公认的最高技术标准。
奕斯伟计算自研RISC-V CPU IP——R520A ASIL-D功能安全认证证书
作为面向高性能和高实时性需求设计的CPU IP产品，R520A构建了支持ASIL-D等级功能安全的多核架构，增强了现有安全机制与特性，完成了奕斯伟计算实时系列CPU IP产品功能与性能的全面升级，可广泛适配车载、机器人、高速存储系统、工业控制等高安全需求领域。
在性能方面，R520A单核CoreMark性能高达5.8 CoreMarks/MHz，DMIPS在legal和best模式下分别达到2.8、7.7DMIPS/MHz，凭借精简高效的架构设计，在实时性、低延迟及安全隔离性上表现卓越。
R520A Processor架构框图
为满足客户多样需求，R520A提供三种顶层架构结构：SNGL（多核）、SPLK（多split-lock核）、DCLS（多lock-only核)。在DCLS架构下最多可支持4个ASIL-D核心，在SPLK架构下最多可支持2个ASIL-D核心或4个ASIL-B核心，三种架构下核心数量可配。
R520A 核心配置表
R520A特性介绍
本次ASIL-D功能安全认证，不仅标志着奕斯伟计算R520A在功能安全设计、硬件可靠性、故障容错与防控能力方面均达到国际最高标准，也充分证明了RISC-V在汽车最高安全等级场景的适配能力与技术成熟度。该成果一方面为整车企业、Tier1及工业领域客户提供了集高安全性、高开放性、高定制化与高性价比于一体的RISC-V内核解决方案，助力其加速产品研发与商业化落地；另一方面，也将有力推动RISC-V在L4/L5级自动驾驶、高端医疗器械、航空航天等高安全需求市场的拓展与应用，为全球RISC-V功能安全生态的发展与完善贡献力量。
颁证仪式现场，奕斯伟计算与德国莱茵TÜV签署战略合作协议，双方将围绕功能安全、网络安全、人工智能与可靠性技术服务等领域展开深度合作，依托各自技术与资源优势，共同推动双方在汽车、工业及新兴市场的核心竞争力。
未来，奕斯伟计算将持续深耕RISC-V技术创新、产品研发、应用落地与生态建设，在汽车电子、工业控制等多个高安全需求场景持续发力，不断打磨更可靠、更具竞争力的芯片与解决方案；并携手产业链上下游伙伴，积极推动RISC-V软硬件迭代升级与生态繁荣发展，为中国集成电路产业的高速、高质量发展贡献力量。
