5月27日，以“AI重构未来、生态协同致远”为主题的第十届集微大会在上海张江科学会堂隆重举行。作为大会核心论坛之一，先进封装与测试技术创新峰会于5月27日同步盛大启幕。本次峰会由半导体投资联盟举办，爱集微承办，旨在探讨先进封装与测试技术创新升级与产业链生态协同发展之道，为中国半导体产业高质量转型发展注入全新动能。
珠海硅芯科技创始人兼CEO赵毅博士
会上，珠海硅芯科技创始人兼CEO赵毅博士发表名为“2.5D/3DICEDA重构系统一设计一工艺协同优化(STCO)新范式”的主题演讲。他表示，在人工智能高速迭代驱动下，全球芯片产业的发展逻辑正在发生根本性改变。“单纯依靠工艺微缩与单芯片性能迭代的模式，已受限于光刻尺寸等物理边界，产业亟需突破传统技术路径，依托芯片堆叠架构构建创新体系。”
从技术本质来看，真正意义上的3D封装核心为裸片垂直堆叠，区别于传统芯片横向扩展、多技术简易集成的模式。这一堆叠架构重构了芯片互联机制与设计边界，极大拓展了集成电路的性能优化与设计探索空间。赵毅博士指出，当前存储、逻辑、射频等各类芯片，均在加速向堆叠架构转型，博通、AMD等国际行业巨头更是率先提出3.5D概念，将逻辑芯片模块化拆分，通过3D对接方式实现异构集成，进一步印证了堆叠技术的确定性和领先性。
“结合产业迭代节奏与技术落地进程，我们判断自2026年6月起，国内乃至全球先进封装领域，将迎来2.5D/3D堆叠架构的规模化技术革新浪潮。”赵毅博士称，此次产业变革不仅是制造工艺升级，更是芯片设计方法、EDA工具链、产业技术范式的全方位系统性重构。
架构体系革新必然推动设计范式的迭代升级，这也是当前行业面临的核心挑战。此前，集成电路设计依托DTCO器件-技术协同优化范式，聚焦单芯片维度的器件性能与制造工艺适配。而在2.5D/3D异构堆叠场景下，多工艺节点、多芯片类型、多维度集成的技术特征，使得传统DTCO范式难以适配产业需求，行业正迈入STCO系统-技术协同优化的全新发展阶段。
赵毅博士表示，“堆叠芯片体系无法依托单芯片独立优化实现性能最优，必须基于顶层系统架构开展全维度协同设计，这是集成电路设计从量变走向质变的核心突破。”
目前，在市场驱动的功能需求和物理需求下，行业堆叠集成主要包含两种技术路径：其一为“拿来组合”，即将不同功能、工艺的现成芯片组合或拼接，性能优化空间极为有限；其二是“拆分组合”，Chiplet定制化集成模式，依托顶层架构参数完成芯片拆分、异构组合与工艺精准匹配，可最大限度挖掘系统性能潜力，这也是STCO范式落地的核心技术路径。
在全新范式下，芯片设计的逻辑彻底重构：以往封装仅作为设计的末端适配环节，而如今封装已然从“被动适配设计”转向“主动主导设计”全过程。赵毅博士称，“我们需要同时兼顾不同工艺节点、数字、模拟、射频、硅光等多类型芯片的堆叠协同，在设计早期完成IO规划、电源分布、热应力分析、翘曲风险预判等顶层建模，提前规避物理功能缺陷。”
进一步来看，芯片设计范式的系统性升级，正在倒逼EDA工具链完成全方位重构，这也是当前产业落地的关键技术瓶颈。鉴于2.5D/3D堆叠架构具备多层级、跨工艺、跨维度等特性，传统单芯片EDA工具链无法适配全新设计需求，行业亟需构建覆盖物理设计、仿真验证、测试可靠性的全流程新型技术体系，从而使高端制造工艺的性能上限得到充分释放。
在物理设计层面，多层异构堆叠体系中，上下层芯片存在工艺节点、功能架构的差异化特征，传统布局布线、电源与信号网络设计引擎存在显著适配短板。对此，业界需要全新的专用设计引擎，实现垂直维度最优互联路径求解、跨层级布局协同优化，精准适配高速差分信号、异构接口互联、电源网络全域落地等核心设计场景，充分释放堆叠架构的性能优势。
在仿真验证层面，在华为发布半导体领域新定律——“韬(τ)定律”后，仿真的迁移将变得至关重要，这在设计流程中主要体现为边设计、边仿真。赵毅博士介绍称，“针对这一行业趋势，硅芯科技研发了一整套2.5D/3D的先进封装制程工具。以3万个Net的2.5D设计工程为例，传统串行设计仿真流程需耗费工程师近两个月周期，而采用协同仿真范式可实现边设计、边仿真、边迭代，仅需10天即可完成设计收敛，研发效率实现大幅提升。”
同时，硅芯科技坚持可靠性前置理念，摒弃后期工艺修正缺陷的传统模式，在架构设计早期完成应力分布、结构翘曲和缺陷概率等分析，从设计源头保障堆叠芯片的稳定性与可靠性。
在测试验证层面，堆叠芯片集成度高、成本高昂，单点缺陷即可导致整体报废，这使可测试性设计成为行业刚需。而由于堆叠架构带来全新的缺陷机制与故障模型，传统测试标准面临失效，行业亟需适配全新标准。赵毅博士称，“我们深度参与研发的IEEE1838标准，专为2.5D/3D堆叠芯片测试打造，通过片上冗余、片上自修复机制，解决堆叠芯片测试与可靠性难题。此外，还需搭建专属的纵横双向互联规则库，与代工厂深度适配，以完成全场景精准验证。”
针对当前行业技术痛点，硅芯科技依托十余年3DICEDA技术积淀与工程落地经验，自主研发推出的3ShengIntegrationPlatform堆叠芯片EDA平台，为2.5D/3D先进封装提供全流程STCO协同优化解决方案。该平台打破了传统EDA工具碎片化、流程割裂的弊端，构建起从系统架构、物理设计、协同仿真、测试验证到可制造性优化的全链路闭环体系。
据悉，硅芯科技3ShengIntegrationPlatform是国内首个覆盖2.5D/3D堆叠芯片设计全流程的EDA平台，涵盖“系统级架构设计、物理实现、Multidie测试容错、分析仿真、多Chiplet集成验证”五大中心，支持一体化协同设计与优化，形成覆盖先进封装Chiplet后端设计全流程解决方案，支持AI、GPU、CPU、FPGA、硅光等各类芯片设计需求，目前已应用于异构计算芯片、硅光AI芯片等多个场景，助力国产芯片实现高性能、高可靠集成。
从产业宏观维度来看，2.5D/3D先进封装新一代EDA工具链与STCO全新范式的崛起与落地，为国内EDA产业创造了重要的换道超车机遇。因为后摩尔时代的集成电路产业竞争，已从单点工艺、单芯片性能的比拼，升级为系统协同能力、流程闭环能力、产业生态能力的全方位竞争，而Chiplet堆叠技术成为突破成本、性能以及海外封锁困局的最优选择。
赵毅博士强调：“全新的堆叠芯片设计体系，必须与制造工艺能力、代工厂技术体系、终端应用场景等深度适配，才能最大化释放先进工艺价值、发挥系统性能。”未来，硅芯科技将持续深耕2.5D/3DEDA核心技术，也诚挚呼吁行业各方同仁，携手开展工艺、设备、材料、设计全链条深度合作，以把握国产EDA产业史无前例的机遇，共建国产先进封装EDA生态。”
