第38届国际功率半导体器件与集成电路年会（IEEE ISPSD，IEEE The 38th International Symposium on Power SemiconductorDevices and ICs）于5月24-28日召开，该会议是全球电力电子领域最具影响力的国际学术会议，被誉为该领域的“奥林匹克”盛会。本届大会聚焦新一代电力电子器件结构、封装与可靠性等技术，仅录用165篇学术论文。
中国科学院上海微系统与信息技术研究所集成电路材料全国重点实验室在本届ISPSD上报道了一项650 V全Si基GaN（All-GaN Cascode）功率器件成果，提出了从器件本源层面抑制GaN Cascode器件自激振荡的新方案。博士生胡运恒、博士后周学通为论文第一/共一作者，程新红研究员、郑理研究员为通讯作者。
GaN功率器件是AI服务器、新能源汽车、光伏逆变等领域的功率“核芯”。当前产业化主流GaN功率器件包含p-GaN增强型HEMT与GaN/Si Cascode器件两条技术路线，前者栅极耐压裕量有限，易受电压尖峰损伤，且在高压关断应力下存在显著的动态导通电阻漂移；后者虽驱动兼容性好、耐压上限高，但受低压Si MOSFET寄生电容偏大及引线键合寄生电感影响，关断时中间节点电压裕量不足，易引发高压GaN管误开启及持续自激振荡，导致电压尖峰、开关损耗上升和可靠性下降。
图1：全Si基GaN Cascode器件三维结构与PCB布线图
本工作中，研究团队揭示了低中间节点电压诱发自激振荡的内在机理，并提出以Si基低压增强型GaN HEMT替代传统低压Si MOSFET的全GaN共源器件方案，从拓扑上大幅降低低压侧寄生电容，通过容值分压提升瞬态节点电压裕量；同时采用堆叠倒装芯片封装与磁通抵消PCB布线，同步缩减全结构寄生电感。实测结果表明，该器件在400 V额定母线电压下可完全抑制自持振荡，动态导通电阻退化可忽略，关断速率提升34%，关断过压尖峰显著降低，开关损耗较商用GaN/Si Cascode器件降低15%，击穿电压超过700 V，综合性能实现有效提升。
图2：全Si基GaN与GaN/Si Cascode器件的Q3D提取寄生电感对比。结果表明，本研究提出的器件技术路线实现寄生电感的同步且全面降低。
图3：器件实验验证平台与可靠性测试电路板。
该研究为推动高压全Si基GaN Cascode器件技术提供了一套从机理分析、器件拓扑设计到封装布线的完整方法论。该工作得到了国家重点研发计划、中国科学院青年创新促进会、上海超级博士后计划和集成电路材料全国重点实验室自主课题等项目支持。
