【创新】中科院基于新型SiC复合衬底的低成本MOSFET取得重要进展

来源:爱集微 #贺利氏#
620

1.中科院基于新型SiC复合衬底的低成本MOSFET取得重要进展

2.中国科大实现基于非局域性的量子电路等价性检验

3.天津大学构筑光电功能手性阿基米德多面体

4.电子科技大学张林博研究员在多模态传感-视觉融合应用材料领域取得重要进展

5.贺利氏烧结银在功率模块中的应用

1.中科院基于新型SiC复合衬底的低成本MOSFET取得重要进展

近日,中科院微电子所高频高压中心刘新宇研究员团队与青禾晶元公司、南京电子器件研究所等团队合作,基于新型6英寸SiC复合衬底成功实现高性能低成本1200V SiC MOSFET。

当前,碳化硅(SiC)晶圆行业正持续扩大产能以满足不断增长的市场需求。但可用于MOSFET制造的无缺陷衬底(即“高质量”衬底)的成品率通常仅为40%-60%。在6-8英寸SiC的生长和提纯过程中,自然会产生低等级衬底(即“低质量”衬底)。在目前的工业生产中,这些衬底通常被作为陪片甚至废料处理,导致高质量SiC衬底的生产成本很高,通常占最终MOSFET器件成本的50%以上。此外,SiC衬底的制造过程耗能较高,导致较高的碳排放。

为应对这一挑战,微电子所与合作单位在国际上首次提出了一种新型6英寸单晶SiC复合衬底,通过表面活化键合技术和离子注入剥离技术,将高质量SiC薄层键合转移到低质量单晶SiC衬底上,实现了低质量单晶SiC衬底有效使用,每个高质量SiC晶圆可重复使用超过30次(即每个高质量晶圆可以产生超过30个薄层),预计成本降低40%。

该复合衬底表现出与高质量衬底相当的缺陷密度,界面热阻低至2.8 +1.4/-0.7 m²K/GW,且键合界面处电场强度很小。此界面热阻是目前国际上报道的SiC与其他材料(如SiC、GaN和Ga2O3)键合界面中最低值。在该衬底上生长的6英寸SiC外延层实现了高达99.2%的无致命缺陷良率。基于此6英寸外延层制造的1200V、20mΩ的SiC MOSFET器件展示了超过70%的良率(在IDSS<2µA,在1200V条件下测试),其性能和可靠性可同最先进的商用器件相媲美。电路鲁棒性测试显示,在超过250A、持续10ms的浪涌电流下,键合界面没有出现退化现象。该成果是首次报道基于SiC复合衬底的晶圆级器件数据及高电流鲁棒性。结果表明,这项新的衬底技术具有巨大的潜力,为更加经济和可持续的SiC功率电子器件提供了重要的发展方向。

基于该研究成果的论文“Cost-Effective 1200 V SiC MOSFETs on a Novel 150 mm SiC Engineered Substrate with Dummy Grade Material Reuse”,于12月10日以口头报告形式发表在第70届国际电子器件大会上(IEDM 2024)。微电子所王鑫华研究员为第一作者,微电子所刘新宇研究员、青禾晶元公司母凤文研究员、弗吉尼亚理工大学(现香港大学)张宇昊教授为论文共同通讯作者。



图1. 6英寸SiC-SiC键合制造过程的主要步骤



图2. 在6英寸工程衬底和外延层上制造的SiC MOSFET沟道区域的横截面高分辨率透射电子显微镜(HRTEM)图像



图3 在VGS= -4V和在VDS=1200V条件下的6英寸晶圆上制作的器件的IGSS分布图

(绿色为通过,图a良率为90%,图b良率为70%)



图4 浪涌电路测试图

(a) 为电路原理图,(b) 为理想波形

(c) 为浪涌电流测试装置照片

(d) 为被测件在不同浪涌电流水平下的电流和电压波形

(e) 失效被测件的引脚间电阻

文章来源:中国科学院微电子研究所


2.中国科大实现基于非局域性的量子电路等价性检验

我校郭光灿院士团队在量子电路等价性实验研究中取得重要进展。该团队李传锋、柳必恒等人与清华大学魏朝晖助理教授合作,实现了基于贝尔非局域性的量子电路等价性检验。该工作于12月23日发表在国际知名期刊Physical Review Letters上。

量子电路模型是量子计算中广泛应用的理论模型。判断两个独立量子电路能否实现相同功能是一个基础性问题。类似于经典计算的电路等价性问题,量子电路等价性检验对于判断量子算法编译准确性和提升量子电路优化效率至关重要。此前,即使在量子电路内部结构已知的情况下,等价性检验仍被证明是QMA-hard问题。实际场景中,量子电路内部结构往往不可直接观察,使得该问题更具挑战性。



图1.量子电路等价性检验协议概念图。



图2.不同3-比特量子电路等价性验证实验结果。

为解决上述难题,研究组提出了一种结合量子电路距离度量和贝尔非局域性的全新方案。该方案将待测量子电路插入标准贝尔测试中,通过测量其对非局域性的影响来度量不同待测电路之间的距离,最终完成等价性检验。该实验中,实验人员在8×8维的光子系统中构造了Hadamard门,Toffoli门组成的通用量子门集合,并利用其制备不同量子电路完成等价性检验。针对实验中量子噪声,研究团队构建了相应的噪声模型,实验数据与模型结果高度吻合。此外,为展示等价性检验在量子电路优化中的重要作用,研究组设计了两个门结构不同但功能等价的量子电路,实验结果表明其在等价性检验中距离为0。

该工作是国际上首次利用贝尔非局域性进行量子电路等价性检验的实验研究。值得注意的是,该协议所需量子电路运行次数与电路规模无关,展现出极高的实际应用潜力。

文章第一作者为中国科学院量子信息重点实验室博士研究生唐昊、特任副研究员郭钰以及清华大学交叉信息研究院博士生孙维孝。本研究得到合肥国家实验室、国家自然科学基金委、中国科学院、安徽省和北京市的支持。

文章来源:中国科学技术大学

3.天津大学构筑光电功能手性阿基米德多面体

1月9日,天津大学胡文平、王雨、吴煌与诺贝尔奖得主詹姆斯·弗雷泽·司徒塔特教授在光电功能的手性阿基米德多面体的构筑上取得成果,模拟了病毒衣壳和铁蛋白等球形生物大分子的结构与功能,成功构建了一对镜像的超分子扭棱立方体。

古希腊数学家阿基米德提出了13种阿基米德多面体。许多球形病毒衣壳和铁蛋白展现出类似阿基米德多面体的拓扑结构。因此,化学和材料科学家一直致力于复杂人工多面体的设计与合成。然而,合成具有机械性能可调和多组分结合能力的人工手性多面体仍然是一个挑战。

该项目团队开辟了光电小分子手性组装新途径,构筑了超分子扭棱立方体。他们设计并合成的超分子扭棱立方体由38个面组成。每个扭棱立方体外径达到5.1纳米,扭棱立方体内部拥有一个半径为2.3纳米的手性空腔。

这项研究实现了左手扭棱立方体和右手扭棱立方体的选择性构筑。多面体里面可以包裹一个小分子,外面也可以包裹另外一个小分子,这种自分类的包裹行为与病毒衣壳相似。这意味着用人工多面体在模拟病毒衣壳的结构和包裹行为取得新进展。该扭棱立方体在光照下可发生可逆的颜色变化,弹性和硬度可由光照调节。这为开发机械性能可调的先进光电功能材料奠定了基础。这项研究为构筑拓扑手性的人工多面体提供了全新的组装途径,在模拟生物封装材料这一方向迈出重要一步,也为设计先进的光电功能晶态材料提供了新思路。

这一研究成果1月9日发表在国际著名学术期刊《自然》上。论文通讯作者是胡文平、詹姆斯·弗雷泽·司徒塔特、王雨和吴煌教授,第一作者是吴煌。

文章来源:新华网


4.电子科技大学张林博研究员在多模态传感-视觉融合应用材料领域取得重要进展

近日,邓龙江院士团队张林博研究员联合医学院贾若男副教授,聚焦医工交叉领域,在多模态传感-视觉融合应用材料领域取得重要进展。团队提出了一种借助盐析诱导离子凝胶微相分离的策略,合成了一种同步增强力学性能、室温磷光寿命与离子电导率的离子凝胶,为具身智能机器人的发展提供技术栈基石。研究成果以“A Stretchable Full-Color Phosphorescent PVA-based Ionogels for Multimodal Sensing-Visual Integration Applications”为题在Advanced Science上发表。电子学院张林博研究员、医学院贾若男副教授为论文通讯作者,电子科技大学为论文第一完成单位。

该研究形成了富含离子液体(IL)的相(软相),该相有利于实现拉伸及离子传导功能;同时还形成了富含聚合物的相(硬相),此相能够实现能量耗散并触发聚集态磷光。所制得的离子凝胶展现出高拉伸性能(400%)、良好的韧性(约 20 MJ/m³)、较高的离子电导率(8.4 mS/cm)以及超长的余辉寿命(112.4 ms)。



图1. a)PVA/PAM-NaIL离子凝胶内的离子成分使其具有优异的导电性和监测身体运动的能力;b)分别在10%、20%、50%和100%应变下重复加载-卸载过程中的电阻相对变化;c)电阻随应变变化情况;d)用于电性能评估的PVA/PAM-NaIL离子凝胶在承受拉伸应力(左)和压缩应力(右)时的照片;e)连续压缩下的电阻相对变化;f)外部刺激对离子凝胶离子电导率影响机制;g)离子凝胶在-20°C时的应力-应变曲线;h)-20°C时计算得到的韧性;i)在-20°C下20%压缩应变时循环加载和卸载期间的相对电阻变化;j)手指运动、k)手腕弯曲和 l)行走过程中的运动特征的实时监测。



图2. a)通过一种协同双模预测策略高精度模拟机器人手抓取状态,该策略将对不同磷光颜色区域变形的视觉观察与抓取动作期间相应的电信号波动相结合;b)在关闭紫外灯后,多色余辉显示对键盘进行编码,结合打字时电信号变化,构建了一个高度安全的信息加密和传输系统。

该成果制备的亲肤电子传感器,有望应用于人工智能、假肢、人机交互、虚拟现实和健康监测等领域,为下一代具身智能提供研究基础。相关研究工作得到了国家自然科学基金群体项目的资助。

文章来源:电子科技大学


5.贺利氏烧结银在功率模块中的应用

功率模块是现代工业和技术领域不可或缺的组件,它们负责高效、可靠地进行电能的转换和控制。这些模块直接影响到一个系统的性能、效率和耐用性,是各类电子设备和系统中关键的技术基础。

功率模块作为电力电子技术的核心,不仅通过优化电能使用效率和确保操作可靠性支持现代工业的发展,也在环境保护和资源效率方面发挥着越来越重要的作用。随着技术的进步和新应用的开发,功率模块的重要性在未来将会进一步增加。

在现代工业和技术领域中,功率模块主要应用在以下几个场景:

应用场景 

可再生能源:在太阳能和风能等可再生能源系统中,功率模块用于有效转换和调配从自然资源中采集到的能量。例如,将太阳能板产生的直流电转换为可用于家庭或输送至电网的交流电。

电动汽车 (EVs):功率模块在电动汽车中用于管理电池提供的电能,支持电动机的高效运行。它们帮助优化电能的使用,延长电池寿命,并提高整车性能。

工业自动化与控制系统:在自动化生产线和机器人技术中,功率模块控制电机和其他机械设备的功率供应,确保精确和可靠的操作,从而提升生产效率和产品质量。

电力传输和分配:功率模块在智能电网中扮演重要角色,用于电能的高效分配和管理。它们支持电网的稳定运行,通过优化电力流向减少能源浪费,并应对不断变化的负载需求。

消费电子产品:在更广泛的消费电子领域内,功率模块同样重要。它们在确保设备如笔记本电脑、智能手机和平板电脑等稳定运行和电源效率方面起着关键作用。

为什么选择烧结银?

传统功率模块中,芯片通常通过锡焊材料连接到基板。在热循环过程中,连接界面通过形成金属间化合物层完成芯片、锡焊料合金与基板的互联。目前电子封装中常用的无铅焊料熔点低于250℃,适用于低于150℃的服役温度。然而,在175-200℃乃至更高的使用温度下,这些连接层的性能将急速下降甚至熔化,严重影响模块的正常运行和长期可靠性。

随着国内新能源汽车工业的发展,使用碳化硅MOSFET替换传统硅基IGBT成为行业主流,从传统功率模块转型到碳化硅功率模块,对功率电子模块及其封装工艺提出了更高的要求,尤其是芯片与基板的连接技术在很大程度上决定了功率模块的寿命和可靠性。传统的锡焊料由于熔点低、导热性差,难以满足封装高功率器件在高温和高功率密度条件下的应用需求。随着芯片工作温度要求的不断提升,至175°C甚至更高,连接材料的机械和热性能要求也随之提升。传统方法中常见使用锡焊将芯片做贴装的封装技术已经无法满足大部分碳化硅模块的应用需求。

银烧结技术也被称为低温连接技术(Low temperature joining technique, LTJT)作为一种新型无铅化芯片互连技术,可在低温(<250℃)条件下获得耐高温(>300℃)和高导热率(>200 W/m·K)的烧结银芯片连接界面。

烧结银的独特优势主要表现在三个方面:

01高工作温度—烧结银的工作温度可达到300℃,甚至更高

02高热导率—对于碳化硅模块这类小尺寸、高功率应用,能够有效导出热量,提高功率密度

03高可靠性—其在汽车应用中的车规级要求极为严格,烧结银的高熔点、低蠕变倾向为整体系统提供了卓越的稳定性。



为什么选择烧结银——日益增长的功率密度



功率模块封装形式的变化

因此烧结银非常适合碳化硅功率模块的封装,完美满足了其对高工作温度、高功率密度和高可靠性的严格要求。

什么是银烧结?

银烧结技术是一种对微米级及以下的银颗粒在250℃左右进行烧结,通过原子间的扩散从而实现良好连接的技术,如下图,烧结过程中未发生金属熔化。



烧结和锡焊的区别

所用的烧结材料的基本成分是银颗粒,根据粒径不同可分为微米粉和纳米粉,根据烧结后是否有有机物残留可分为全烧结和半烧结。

烧结原理

在烧结过程中,随着不断升温,溶剂和涂层最先挥发分解,银颗粒通过彼此接触形成烧结颈,银原子通过扩散迁移到烧结颈区域,从而烧结颈不断长大,相邻银颗粒之间的距离逐渐缩小,形成连续的孔隙网络,随着烧结过程的进行,孔洞逐渐变小,烧结密度和强度显著增加,在烧结最后阶段,多数孔洞被完全分割,小孔洞逐渐消失,大空洞逐渐变小,直到达到最终的致密度。





烧结过程示意图

烧结得到的连接层为多孔性结构,孔洞尺寸在微米及亚微米级别,连接层具有良好的导热和导电性能,热匹配性能良好

贺利氏烧结银产品

贺利氏作为德国历史悠久的企业,一直致力于保持材料技术的创新与可持续发展。自2007年起,贺利氏在烧结银材料的研发与生产方面走在行业前沿,提供多款产品以适应各种封装需求。

早期开发的产品mAgic ASP043主要面向表面镀金或镀银的界面。随着技术的发展和市场需求的变化,越来越多的用户对裸铜表面的烧结提出了需求。新一代产品mAgic PE338不但可以在金银表面进行烧结,也可以在裸铜表面上进行烧结。随着碳化硅应用的增多,碳化硅芯片与基板材料之间的热膨胀差异成为了一个重要问题。

为了适应不同材料之间的热膨胀,贺利氏在mAgic PE338的基础上开发出新的mAgic PE338-28 F1510版本,其热膨胀系数更加接近于碳化硅芯片,极大提高了碳化硅产品的可靠性。



贺利氏烧结银产品

贺利氏烧结银的优势

贺利氏作为烧结材料的引领者,在形形色色的同类产品中,贺利氏的烧结银到底有哪些优势呢,下面我为大家一一介绍:



不同银颗粒尺寸及形貌差异

1 成本优势

区别于友商所使用的纳米银颗粒,贺利氏所使用的为片状微米银颗粒,相比之下,微米级银粉具有更高的产量和更低的工艺难度,成本上比纳米粉具有更大的优势。

2 批次稳定性高

使用微米银颗粒不仅带来成本上的优势,也避免了纳米粉极易团聚和批次间差异大的问题,使得贺利氏的烧结银批次稳定性极高。

3 生物安全性

同时由于纳米材料的生物毒性问题,极易透过皮肤和黏膜进入体内,可能会导致细胞损伤、基因突变甚至癌变等严重后果,贺利氏采用微米粉材料,从根本上避免了纳粉末对人体、环境的危害。

4 烧结强度高

贺利氏使用特殊工艺,将银颗粒研磨成片状粉末,相较于球形颗粒的点接触,片状结构大大增加了烧结过程中相邻银粉的接触面积,使得贺利氏的微米粉可以达到超越纳米粉的烧结强度。

5 高可靠性

针对SiC芯片应用场景,贺利氏推出带填料的高可靠性版本(F1510)烧结银,可靠性(TST)可提升2.5倍以上。SiC的CTE与Si相似,但杨氏模量更高,在相同的热机械载荷下,碳化硅芯片的应力更高。在烧结银中添加非银填充材料可降低烧结膏体的CTE,大大提高了SiC芯片下的烧结层的可靠性。如下图,在经过1000次温度循环后(TST, -65℃/+150℃),不含填料的烧结层出现分层现象,分层现象随着热循环次数的增加而显著增加;而带填料的烧结层,即使在2500次循环后,也没有观察到明显的分层。



SiC芯片不同烧结银在SiC芯片应用上的可靠性对比

结 语

贺利氏作为一家专业的材料供应商,在银烧结领域深耕多年,自2007年起,贺利氏在烧结银材料的研发与生产方面走在行业前沿,跟随市场变化不断推陈出新,在满足产品性能的基础上,不断优化产品配方,提供多款产品以适应各种封装需求。

从mAgic ASP043、mAgic PE338,到针对碳化硅应用的mAgic PE338-28 F1510,贺利氏电子持续推动技术革新以满足市场的多样化需求



责编: 爱集微
来源:爱集微 #贺利氏#
THE END

*此内容为集微网原创,著作权归集微网所有,爱集微,爱原创

关闭
加载

PDF 加载中...