10月15日，在第27届中国国际软件博览会上，芯和半导体创始人、总裁代文亮先生发表主题演讲，深入探讨了人工智能（AI）与电子设计自动化（EDA）融合发展的现状与未来，并分享了芯和半导体在“AI+EDA”融合创新方面的实践与突破。
代文亮首先指出，随着国务院发布《关于深入实施“人工智能+”行动的意见》，AI作为第四次工业革命的核心驱动力，正推动各行各业加速实现自动化智能化升级，半导体行业首当其冲。在AI大模型训练与推理需求爆发的背景下，摩尔定律放缓，单芯片工艺微缩的性能提升有限，Chiplet先进封装成为延续算力增长的关键。EDA工具亟需从单芯片设计扩展至封装级协同优化，实现跨维度系统设计，以应对AI数据中心设计这一复杂系统级工程的挑战。
他强调，过去两年AI硬件的爆炸式发展，使得系统攻坚成为大势所趋。芯片系统化与系统规模化成为延续算力增长的核心路径，被英伟达、AMD、博通等AI芯片巨头广泛采用。AI超节点硬件系统需求与Chiplet集成技术的融合，成为后摩尔时代先进工艺制程瓶颈和算力提升突破的重要方向。然而，Chiplet集成系统面临诸多挑战，如高密互连、高速串扰、电-热-力耦合及反复优化迭代等，而解决AI超节点硬件系统万卡级互连拓扑优化、高压直供电源网络设计、液冷系统与芯片热耦合仿真等问题的复杂度，也远超传统单芯片设计的能力边界。
在这样的背景下，EDA三大家在传统芯片EDA的基本盘之外，开始积极规划多物理场仿真分析能力，大力布局系统分析EDA，凸显了多物理场仿真分析的重要性，期望实现从Fabless、Foundry、OSAT到System的贯通和融合。这推动了新思科技对Ansys，Cadence对BETA CAE Systems、Invecas，Siemens EDA对Altair的收购，加速向系统设计转型，形成“芯片到系统的完整设计链路”，全面迎接AI硬件设施的设计挑战。
代文亮介绍，国产EDA中的芯和半导体在Chiplet、封装、系统等领域的耕耘，以及在多物理场仿真分析方面的雄厚积累，使其在拉通“从芯片到系统全栈EDA”方面具有先发优势。面对AI芯片级的Chiplet先进封装设计平台，芯和在中国工业博览会上拿下了CIIF大奖；针对AI节点级Scale-Up的需求，其封装PCB设计仿真全流程过去十年在国内服务了不下百家的高速系统设计用户；而在赋能AI集群级Scale-Out设计方面，芯和STCO集成系统仿真平台加入了散热、电源分配网络等众多的多物理分析场景，保障算力从芯片到集群一直在线。
谈及AI赋能EDA，代文亮表示，AI不仅推动包括EDA在内的半导体产业的深刻变革，同时也赋能和重构EDA。传统的以规则驱动和工艺约束为核心的设计方法，已经无法满足多芯片协同、系统级优化和多物理场耦合带来的挑战。AI技术的引入，为EDA开辟了全新的发展路径：从电路设计到封装布局，从信号通道优化到系统级电-热-应力协同仿真，AI正在通过学习与推理能力大幅提升设计效率、缩短验证周期。他提到，随着AI大模型的深入发展，国际EDA正在加紧将AI融入到EDA的设计流程中。例如，Cadence与英伟达深度合作，将其Blackwell架构直接集成到EDA工程与科学解决方案中，显著提升了芯片设计和仿真的效率；新思科技推出DSO.ai，通过强化学习自动探索设计空间，优化PPA（功耗、性能、面积），在Intel 18A和台积电N2/A16工艺中实现10%~15%的能效提升。代文亮强调，由于AI技术迭代速度飞快，国内EDA在这波AI浪潮中如果不积极躬身入局，将很快形成代际劣势。所幸，芯和半导体等国内EDA已经开始将DeepSeek等国产AI大模型融入到开发流程中，真正践行仿真驱动设计的理念。芯和自主研发的XAI多智能体平台已经贯穿到芯片到系统的全栈EDA，从建模、设计、仿真、优化等多个方面赋能EDA，从传统的“规则驱动设计”演进为“数据驱动设计”，大大提高的设计效率。
值得一提的是，芯和半导体将于10月31日在上海举办“2025芯和半导体用户大会”，主题定为“智驱设计，芯构智能（AI+EDA for AI）”。届时将发布融合AI能力的Xpeedic EDA 2025软件集，并汇聚来自AI数据中心、5G射频、汽车电子等领域的产业链伙伴，共同推动中国集成电路的生态共建与关键技术突破。
“AI大时代刚刚开始，每一个工程师都应参与其中，”代文亮在演讲最后呼吁，“芯和愿与产业同行一道，以‘AI+EDA’赋能中国集成电路实现高水平科技自立自强。”
