AI算力竞赛持续推高HBM带宽与集成规模，2.5D封装中介层尺寸不断突破光罩边界，垂直互连成为制约大尺寸板级异构集成落地的核心卡点。当TSV、TGV在成本、工艺、大尺寸适配上面临现实约束，板级TMV（Through Mold Via，模塑通孔）正在产业界获得更多关注，为HBM与算力芯片的高密度互连提供一条差异化的技术路径。
行业痛点：大算力时代，互连瓶颈从芯片转移至封装
AI大模型驱动下，GPU、HPC芯片与HBM的合封规模持续扩张。从早期3.3倍光罩中介层，逐步向5.5倍、9.5倍甚至更大尺寸演进，单颗封装内部需要集成的HBM数量从8颗向12颗、20颗迭代，对封装的I/O数量、垂直互连密度、信号完整性、供电能力提出前所未有的要求。
传统硅中介层方案（TSV）性能优异，但受制于圆形晶圆的物理边界，当封装尺寸超过25mm×25mm之后，晶圆面积利用率快速下滑；同时硅中介层原材料、刻蚀、减薄等全流程成本居高不下，面对超大面积异构集成，量产成本压力被进一步放大。
玻璃通孔TGV被视作下一代重要方向，玻璃基材具备低介电损耗优势，但也存在客观工程难题：大尺寸玻璃基板脆性高，激光钻孔、孔壁金属化难度大，整片面板翘曲、膜层脱落、微裂纹等良率风险尚未完全消解，全球范围内高阶TGV大规模量产仍处于推进阶段。
与此同时，产业共识已经形成：板级（Panel level）封装是突破光罩限制、提升面积利用率、摊薄单位芯片封装成本的重要方向。圆形晶圆转向矩形大板之后，原有基于晶圆开发的TSV垂直互连体系不能直接平移至板级场景，行业亟需适配大尺寸面板工艺体系的垂直互连方案，解决逻辑芯片、多颗HBM之间高速信号与大电流供电的垂直传输难题。
简单概括当前产业三重矛盾：
1. 算力芯片需要更大中介层尺寸，晶圆形态的硅中介层面积利用率走低；
2. TGV技术性能潜力可观，但材料与工艺良率瓶颈仍待持续验证；
3. 板级封装产能快速建设，与之匹配的成熟垂直互连工艺供给相对不足。
在这样的产业背景之下，TMV模塑通孔技术，从传统PoP堆叠应用场景延伸到超大尺寸板级2.5D异构集成，逐步走到台前。
技术研判：TMV是什么，与TSV、TGV如何定位分工
TMV全称模塑通孔，指通过激光在模塑化合物（EMC）内部钻出通孔，完成孔壁除胶、种子层沉积、铜电镀填充，实现上下两侧重布线层RDL之间垂直电气导通，属于穿过塑封材料的垂直互连结构。
从底层原理来看，TSV、TGV、TMV三者本质都是垂直导电通孔，但通孔穿越的介质完全不同，由此带来性能、成本、工艺兼容性的显著差异，三者并非简单替代，更多是场景错位分工。
l TSV硅通孔：通孔穿透硅材料，互连密度高、阻抗低，成熟度最高；但依赖硅片基材，大尺寸场景成本高昂，受限于圆形晶圆尺寸边界。适合高性能硅中介层、HBM芯片内部堆叠。
l TGV玻璃通孔：通孔穿透特种玻璃，介质损耗低，适配面板形态；但玻璃基材脆性大，钻孔、金属化工艺门槛高，大规模量产尚在爬坡。适合射频、部分高速高频、玻璃基中介层场景。
l TMV模塑通孔：通孔穿越模塑树脂材料，可直接嵌入FOPLP板级扇出工艺链路，不需要硅片、玻璃作为基底；工艺链路与现有模塑、激光钻孔、电镀产线高度兼容，成本可控。通孔尺寸、节距受模塑材料与激光工艺约束，更适配板级系统集成的信号与供电互连需求。
TMV传统多用于PoP堆叠，随着板级封装迭代，行业开始探索将TMV应用于大尺寸2.5D中介层内部，承担逻辑芯片与HBM之间垂直信号、电源通路。但板级场景下的TMV，面临全新工程挑战：大板幅下整片面板钻孔均匀性、深孔无空洞电镀填充、通孔与多层RDL高精度对位，热循环条件下通孔与模塑树脂界面结合可靠性，都会直接影响最终良率，这也是当前各家研发投入的重点方向。
从技术趋势来看，未来2.5D不会是单一技术通吃全部场景。硅中介层会继续坚守超高密度高性能阵地；玻璃中介层等待材料工艺进一步成熟；而基于有机模塑体系的板级方案，将依靠面积利用率、成本优势，在AI算力、网络、高性能异构集成领域占据一席之地，板级TMV正是这套有机大板体系中不可缺少的垂直互连底座。
技术解法：面向板级异构集成，TMV工程实现关键难点
将TMV迁移至510×515mm这类超大面板，难点远大于传统小尺寸PoP场景，核心集中在四大工程课题：
第一，大板全域钻孔一致性。超大面板不同区域激光能量、散热条件存在差异，容易出现通孔锥度不一致、孔底残留残渣，直接影响后续电镀填充。需要对激光工艺参数做面板全域分区补偿，完成通孔形貌的均匀管控。
第二，高深宽比通孔无空洞铜填充。模塑材料孔壁粗糙，除胶不充分会造成铜层结合力不足；电镀过程容易出现孔洞、空洞缺陷，造成通孔电阻异常，长期可靠性失效。需要匹配适配模塑通孔的电镀化学品与电流波形优化。
第三，与多层RDL的对位耦合。板级方案RDL层线宽线距逐步走向5/5μm级别，TMV通孔需要和上下多层RDL焊盘实现高精度对准；大板在各道工艺会产生形变翘曲，形变会放大对位偏差，对载板、材料、设备对位能力提出严苛要求。
第四，热机械可靠性。芯片、铜通孔、模塑树脂热膨胀系数差异明显，在温度循环工况下，通孔和树脂界面容易产生分层开裂，直接决定封装产品长期使用寿命。
能够同时解决以上几项工程挑战，才能真正释放板级TMV在HBM异构集成上的价值，实现大尺寸中介层内部高速信号传输与大电流供电，缓解“内存墙”带来的带宽压力。
产业落地：国内板级TMV的研发实践与平台化布局
全球范围内，台积电、英特尔、三星都在布局各自的大板级2.5D路线，分别对应CoPoS、玻璃基PLP等技术方向，同步开展垂直通孔技术的预研，目标应对未来更高规模的Chiplet+HBM集成需求。
国内赛道中，江苏盘古半导体依托自有盘古三代技术路线（凡系HGemini、精系HD PG、神系Chiplet PG），围绕BiPoS板级桥接封装平台，完成板级TMV技术的成套工艺开发，将TMV作为神系Chiplet PG板级三维集成平台的核心垂直互连手段，面向AI、HPC、网络芯片等大尺寸异构集成场景开展验证工作。
公开技术参数显示，该平台TMV最小尺寸可达80μm，最小节距150μm，可适配大尺寸BiPoS中介层，支持多层RDL布线（最小L/S达到8/8μm），可支撑多颗SOC Die与多颗HBM的板级合封场景，单块中介层面积可以做到4400mm²量级，突破传统晶圆光罩尺寸的约束。
在整体平台定位上：
凡系HGemini聚焦低I/O场景，面向PMIC、射频等芯片，实现对传统QFN、BGA的替代；
精系HD PG面向APE、AI中高密度互连，RDL线宽线距可达5/5μm，对标传统基板封装，优化寄生参数与散热；
神系Chiplet PG（BiPoS）定位板级高密度三维集成，板级TMV是这套体系的关键垂直互连技术，面向CPU/GPU、大算力异构集成，对标海外CoWoS L、CoPoS技术路线，利用大面板面积利用率优势，承接3.3倍光罩以上中介层的应用需求。
这套板级TMV并非单点工艺开发，而是完整嵌入510×515mm大尺寸板级产线全流程，覆盖模塑、激光钻孔、通孔金属化、多层RDL、贴片、测试整套链路。在设计上充分考虑国产供应链适配，从材料、设备到工艺流程，推动整套板级垂直互连技术体系的本土化落地。
从应用场景看，板级TMV支撑的BiPoS平台，一方面可以面向国产AI算力芯片，实现多Die与HBM的异构合封；另一方面也可以覆盖网络交换芯片、CPO光电共封装等新兴方向，为国内Chiplet产业提供又一条可选的先进封装技术路径。
结语
先进封装的竞争，已经不再是单一封装结构的比拼，而是材料、垂直互连、RDL工艺、大板制程、良率管控组成的完整体系之争。面对HBM带宽持续升级、中介层尺寸不断扩张，TSV、TGV、板级TMV会在各自适合的区间发挥价值，共同构成异构集成的技术矩阵。
