住友电工试制SiC MOSFET，采用V形沟槽提高迁移率

住友电气工业试制出了在栅极部分形成V形沟槽的SiC MOSFET，并在SiC相关国际学会“ICSCRM 2013”（2013年9月29日～10月4日在日本宫崎县举行）上发表了相关演讲。在栅极部分形成沟槽的普通沟道型MOSFET，其沟槽侧面与元件表面垂直，而住友电工的试制品的沟槽为V字形，沟槽侧面与元件表面呈倾斜状态。

       V形沟槽的特点在于，把阈值电压保持在实用水平的同时还能减小导通电阻。在SiC MOSFET中，阈值电压的提高与导通电阻的降低通常呈此消彼长的关系。采用可提高阈值电压的设计时，载流子迁移率会下降，导通电阻增大。而V形沟槽的侧面是容易提高载流子迁移率的晶体面，因此便于减小导通电阻。

       此外，与普通的沟道型SiC MOSFET相比，采用V形沟槽更容易制造。因为“通过热化学蚀刻容易加工出整齐的V形沟槽”（住友电气工业的SiC技术人员）。普通的沟道型是利用离子蚀刻来形成沟槽，因此很难将沟槽加工成想要的形状。

       在ICSCRM 2013上，住友电工公布了耐压730V和耐压1.7kV的元件的特性。730V产品的阈值电压为2.4V，导通电阻为3.6mΩcm2（演讲编号：Tu-P-45）。1.7kV产品的阈值电压为2.6V，导通电阻为3.5mΩcm2（演讲编号：We-1A-5）。

       另外，1.7kV产品为了减轻V形沟槽底面的电场集中效应，在V形沟槽下方设置了p型层。（记者：根津 祯，《日经电子》）