在半导体竞争中，三星电子正强化其“集成器件制造商（IDM）”战略，该战略融合了存储器和晶圆代工的能力。作为全球DRAM领导者和第二大晶圆代工企业，三星电子计划将2nm工艺应用于下一代HBM（高带宽存储器）的基础芯片，从而提升其技术竞争力。这种集存储器、逻辑和封装于一体的结构正在成为人工智能（AI）半导体时代的关键优势。
据业内人士透露，三星电子正在评估将2nm工艺应用于第七代HBM4E基础芯片的可能性。HBM由垂直堆叠的DRAM核心芯片和作为控制器的基础芯片组成。基础芯片位于HBM底部，用于控制电源和信号。
在HBM3E之前，基础芯片主要负责简单的控制功能；但从HBM4开始，其重要性显著提升，因为它现在直接处理一些计算任务。为了提高计算效率和能源管理效率，基础芯片中的逻辑功能得到了增强，并且采用代工工艺的结构也得到了广泛应用。
为了提升HBM4的性能，三星电子从三星晶圆代工获得4nm逻辑基础芯片，以及其最先进的1c DRAM（第六代10nm级工艺）。这项技术比台积电的12nm工艺领先数代。
随着基础芯片工艺的不断改进，其能效和散热性能将得到显著提升。此外，随着面积效率的提高，可以在有限的空间内集成更多功能。这为实现根据客户需求定制的HBM奠定了基础。
半导体行业预计，从HBM4E开始，将出现大规模的客户定制HBM。台积电也表示，计划从“定制HBM4E”开始采用其最新3nm工艺。
三星电子正在评估的“2nm基础芯片”似乎是一种策略，旨在通过应用领先一步的工艺，即使在HBM4E领域也能保持技术优势。三星电子计划在年中发布标准HBM4E，并在下半年根据客户的进度安排，进行定制产品的首批晶圆流片。
通过在其晶圆代工厂生产HBM基准芯片，三星电子除了提升性能外，还能获得其他诸多益处。三星晶圆代工厂可以确保稳定的客户群，从而提高晶圆厂的利用率，并且预计产量的增加也将带来良率的提升。
尤其值得一提的是，2nm工艺预计将在确保目前正在美国得克萨斯州建设的泰勒晶圆厂的利用率方面发挥重要作用。三星泰勒晶圆厂的设备安装工作已经开始，首片晶圆预计将于2026年底前完成流片。首批产品预计将于2027年初出货。近期，三星也已开始招聘2nm工艺工程师加入泰勒晶圆厂。
三星晶圆代工近期接连获得2nm工艺订单，进一步提升了市场预期。继采用第一代2nm工艺的Exynos 2600之后，第二代2nm工艺将应用于Exynos 2700。据报道，三星已向特斯拉订购的AI6芯片预计也将采用2nm工艺。
三星的重点在于通过大规模生产实现规模经济并提高盈利能力。据报道，2nm工艺的良率也超出内部预期。三星电子还在评估将低利用率的旧工艺转换为先进封装工艺的计划，以提高生产效率。
今年2月，三星电子总裁兼首席技术官Song Jae-hyuk表示：“在存储器、晶圆代工和封装方面拥有竞争力对于制造人工智能半导体非常有利，这种竞争力正在创造协同效应。”（校对/赵月）
