5月27日-29日，2026第十届集微大会在上海张江科学会堂隆重举行。Ceva现场应用工程师Phillipe Guo在“EDA IP工业软件论坛”上发表了以《NeuPro-Nano: Purpose-Built NPU for the Embedded Edge》（NeuPro-Nano：专为嵌入式边缘计算打造的NPU）为主题的演讲，重点解析了边缘AI在MCU（微控制器）市场的所面临的机遇和挑战，并介绍了Ceva如何通过“单核可编程NPU架构”重塑低功耗智能终端的算力基础设施。
图/Ceva现场应用工程师Phillipe Guo
在演讲开始，Phillipe Guo援引Grand View Research报告指出，全球MCU市场预计将以11.7%的复合年增长率持续扩张。然而，随着智能家居、可穿戴设备、工业物联网等场景对AI功能（如语音唤醒、图像识别、异常检测）的需求激增，在MCU基础上增强AI能力的需求也变得越来越迫切。
Phillipe Guo强调，“当前边缘AI的产品，对功耗预算极其严苛，市场又要求MCU能够处理非常复杂任务，如机器学习、模式识别、自主决策，甚至生成式AI。这是一道很难的平衡题。”
图/Ceva现场应用工程师Phillipe Guo
Phillipe Guo梳理了Ceva在AI领域的“连接、感知、推理”三位一体的产品矩阵。他指出，AI 智能设备不再是简单的数据采集，更是一个与环境深度交互的综合体。Ceva的产品布局覆盖了从蓝牙、WiFi等连接技术，到基于语音、图像、IMU等传感器的感知算法，再到核心的AI推理引擎。
这一全栈式布局旨在满足从微型IoT设备到复杂车载系统的多元化需求，确保开发者能在统一的架构下实现从信号处理到复杂神经网络推理的平滑过渡。
针对当前嵌入式AI市场，Phillipe Guo敏锐地指出了行业面临的两大典型痛点：
一是“硬化”NPU的滞后性：许多现有的硬件加速器（Hardwired NPU）在设计时往往针对特定的旧有网络模型，面对近两年爆发的新型AI框架（如Transformer等）和算子，往往出现适配性差的问题，导致部分计算仍需回退到主处理器处理，严重影响效率。
二是“MCU or DSP + NPU”双核方案的高开销：双核架构虽然具备灵活性，但在系统层面带来了巨大的协同开销和成本压力，难以满足极致的功耗和性能要求。
Phillipe Guo表示，在微型嵌入式设备上，面临的挑战是在极小的Die Size和极低的功耗预算下，实现持续的、复杂的AI推理能力。
NeuPro-Nano：单核架构的Edge AI解决方案
为了解决上述挑战，Ceva推出了创造性的推出了一个单核架构的解决方案——NeuPro-Nano。据Phillipe Guo介绍，该方案是一款专为超低功耗嵌入式设备设计的、完全可编程的单核NPU架构。其核心优势在于：
极致的能效比：通过单核架构统一实现信号的预处理（如语音降噪、回声消除等）和AI推理（如语音唤醒、命令识别），避免了多核间的数据搬运和通信开销，实现了系统级的功耗优化。
面向未来的可编程性：与固化逻辑不同，NeuPro-Nano的完全可编程特性使其能够通过软件更新来适配未来几年可能出现的新AI网络，解决了硬件迭代慢于算法迭代的矛盾。
原生数学运算优势：相比于传统的MCU，NeuPro-Nano继承了Ceva DSP的在数字信号处理领域的深厚积淀，更实现了AI能力的跨越式升级，在矩阵运算等AI核心算子上具备天然的流水线优势，能效比显著提升。
在现场演讲中，Phillipe Guo展示了NeuPro-Nano在典型语音应用中的工作流：麦克风采集的原始数据直接进入NPU，在内部完成“降噪+特征提取+语音识别”的端到端处理，在检测到有效指令时才唤醒主系统，完美诠释了“Always-On”智能设备的低功耗奥义。
除了硬件架构的革新，Phillipe Guo表示，为了降低开发门槛，Ceva提供了一套统一的IDE开发环境，支持开发者将AI模型直接导入并编译部署。同时，Ceva已与声学、视觉等众多算法合作伙伴建立了深度适配，预置了大量经过优化的主流网络模型库。此外，Ceva的工具链还支持作为插件嵌入VS Code等主流开发平台，进一步缩短开发者的熟悉周期。
Phillipe Guo总结道，Ceva通过NeuPro-Nano及配套的全栈工具链，为海量的微型嵌入式设备提供了兼具高性能、低功耗与高灵活性的AI解决方案。
随着AI技术进一步向物理世界渗透，Ceva正致力于携手中国本土的算法公司与硬件厂商，共同推动边缘AI产业的生态繁荣，迎接“物理AI”时代的全面到来。
